Code Review / o-du / phy.git / blobdiff
? search:
summary | shortlog | log | commit | commitdiff | review | tree
raw | inline | side by side
provide follow features implementation:
[o-du/phy.git] / fhi_lib / app / usecase / mu0_20mhz / 12 / config_file_o_ru.dat
diff --git a/fhi_lib/app/usecase/mu0_20mhz/12/config_file_o_ru.dat b/fhi_lib/app/usecase/mu0_20mhz/12/config_file_o_ru.dat
new file mode 100644 (file)
index 0000000..f46761a
--- /dev/null
+++ b/fhi_lib/app/usecase/mu0_20mhz/12/config_file_o_ru.dat
@@ -0,0 +1,265 @@
+#######################################################################\r
+#\r
+# <COPYRIGHT_TAG>\r
+#\r
+#######################################################################\r
+\r
+# This is simple configuration file. Use '#' sign for comments\r
+appMode=1 # lls-CU(0) | RU(1)\r
+xranMode=0 # Category A  (0) (precoder in lls-CU) | Category B (1) (precoder in RU)\r
+ccNum=6 # Number of Componnent Carriers (CC) per ETH port with XRAN protocol (default:1 max: 12)\r
+antNum=4 # Number of Antennas per CC (default: 4)\r
+\r
+##Numerology\r
+mu=0 #15Khz Sub Carrier Spacing\r
+ttiPeriod=1000 # in us TTI period (15Khz default 1000us)\r
+nDLAbsFrePointA=2645460 #nAbsFrePointA - Abs Freq Point A of the Carrier Center Frequency for in KHz Value: 450000->52600000\r
+nULAbsFrePointA=2525460 #nAbsFrePointA - Abs Freq Point A of the Carrier Center Frequency for in KHz Value: 450000->52600000\r
+nDLBandwidth=20 #Carrier bandwidth for in MHz. Value: 5->400\r
+nULBandwidth=20 #Carrier bandwidth for in MHz. Value: 5->400\r
+nDLFftSize=2048\r
+nULFftSize=2048\r
+\r
+nFrameDuplexType=0 # 0 - FDD 1 - TDD\r
+nTddPeriod=0 #TDD priod e.g. DDDS 4\r
+\r
+MTUSize=9600 #maximum transmission unit (MTU) is the size of the largest protocol data unit (PDU) that can be communicated in a single\r
+ #xRAN network layer transaction. supported 1500 bytes and 9600 bytes (Jumbo Frame)\r
+Gps_Alpha=0    #alpha and beta value as in section 9.7.2 of ORAN spec\r
+Gps_Beta=0\r
+\r
+ioCore=1\r
+\r
+llsCUMac=00:11:22:33:44:66 # asigned MAC of lls-CU VF\r
+#llsCUMac=3c:fd:fe:a8:e0:70 #lls-CU PF for tcpdump\r
+ruMac=00:11:22:33:44:55  #RU VF for RU app\r
+\r
+numSlots=20 #number of slots per IQ files\r
+#fd 10Mhz 2\r
+#antC0=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
+#antC1=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
+#antC2=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
+#antC3=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
+\r
+antC0=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
+antC1=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
+antC2=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
+antC3=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
+\r
+antC4=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
+antC5=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
+antC6=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
+antC7=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
+\r
+antC8=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
+antC9=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
+antC10=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
+antC11=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
+\r
+antC12=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
+antC13=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
+antC14=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
+antC15=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
+\r
+antC16=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
+antC17=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
+antC18=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
+antC19=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
+\r
+antC20=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
+antC21=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
+antC22=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
+antC23=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
+\r
+antC24=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
+antC25=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
+antC26=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
+antC27=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
+\r
+antC28=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
+antC29=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
+antC30=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
+antC31=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
+\r
+antC32=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
+antC33=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
+antC34=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
+antC35=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
+\r
+antC36=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
+antC37=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
+antC38=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
+antC39=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
+\r
+antC40=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
+antC41=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
+antC42=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
+antC43=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
+\r
+antC44=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
+antC45=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
+antC46=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
+antC47=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
+\r
+\r
+#antC0=./usecase/mu0_20mhz/12/ant_0.bin    #CC0\r
+#antC1=./usecase/mu0_20mhz/12/ant_1.bin   #CC0\r
+#antC2=./usecase/mu0_20mhz/12/ant_2.bin    #CC0\r
+#antC3=./usecase/mu0_20mhz/12/ant_3.bin    #CC0\r
+\r
+#antC0=./usecase/mu0_20mhz/12/ant_0.bin    #CC0\r
+#antC1=./usecase/mu0_20mhz/12/ant_0.bin    #CC0\r
+#antC2=./usecase/mu0_20mhz/12/ant_0.bin    #CC0\r
+#antC3=./usecase/mu0_20mhz/12/ant_0.bin    #CC0\r
+\r
+#antC4=./usecase/mu0_20mhz/12/ant_4.bin    #CC1\r
+#antC5=./usecase/mu0_20mhz/12/ant_5.bin    #CC1\r
+#antC6=./usecase/mu0_20mhz/12/ant_6.bin    #CC1\r
+#antC7=./usecase/mu0_20mhz/12/ant_7.bin    #CC1\r
+#antC8=./usecase/mu0_20mhz/12/ant_8.bin    #CC2\r
+#antC9=./usecase/mu0_20mhz/12/ant_9.bin    #CC2\r
+#antC10=./usecase/mu0_20mhz/12/ant_10.bin  #CC2\r
+#antC11=./usecase/mu0_20mhz/12/ant_11.bin  #CC2\r
+#antC12=./usecase/mu0_20mhz/12/ant_12.bin  #CC3\r
+#antC13=./usecase/mu0_20mhz/12/ant_13.bin  #CC3\r
+#antC14=./usecase/mu0_20mhz/12/ant_14.bin  #CC3\r
+#antC15=./usecase/mu0_20mhz/12/ant_15.bin  #CC3\r
+#antC16=./usecase/mu0_20mhz/12/ant_0.bin   #CC4\r
+#antC17=./usecase/mu0_20mhz/12/ant_1.bin   #CC4\r
+#antC18=./usecase/mu0_20mhz/12/ant_2.bin   #CC4\r
+#antC19=./usecase/mu0_20mhz/12/ant_3.bin   #CC4\r
+#antC20=./usecase/mu0_20mhz/12/ant_4.bin   #CC5\r
+#antC21=./usecase/mu0_20mhz/12/ant_5.bin   #CC5\r
+#antC22=./usecase/mu0_20mhz/12/ant_6.bin   #CC5\r
+#antC23=./usecase/mu0_20mhz/12/ant_7.bin   #CC5\r
+#antC24=./usecase/mu0_20mhz/12/ant_8.bin   #CC6\r
+#antC25=./usecase/mu0_20mhz/12/ant_9.bin   #CC6\r
+#antC26=./usecase/mu0_20mhz/12/ant_10.bin  #CC6\r
+#antC27=./usecase/mu0_20mhz/12/ant_11.bin  #CC6\r
+#antC28=./usecase/mu0_20mhz/12/ant_12.bin  #CC7\r
+#antC29=./usecase/mu0_20mhz/12/ant_13.bin  #CC7\r
+#antC30=./usecase/mu0_20mhz/12/ant_14.bin  #CC7\r
+#antC31=./usecase/mu0_20mhz/12/ant_15.bin  #CC7\r
+#antC32=./usecase/mu0_20mhz/12/ant_0.bin   #CC8\r
+#antC33=./usecase/mu0_20mhz/12/ant_1.bin   #CC8\r
+#antC34=./usecase/mu0_20mhz/12/ant_2.bin   #CC8\r
+#antC35=./usecase/mu0_20mhz/12/ant_3.bin   #CC8\r
+#antC36=./usecase/mu0_20mhz/12/ant_4.bin   #CC9\r
+#antC37=./usecase/mu0_20mhz/12/ant_5.bin   #CC9\r
+#antC38=./usecase/mu0_20mhz/12/ant_6.bin   #CC9\r
+#antC39=./usecase/mu0_20mhz/12/ant_7.bin   #CC9\r
+#antC40=./usecase/mu0_20mhz/12/ant_8.bin   #CC10\r
+#antC41=./usecase/mu0_20mhz/12/ant_9.bin   #CC10\r
+#antC42=./usecase/mu0_20mhz/12/ant_10.bin  #CC10\r
+#antC43=./usecase/mu0_20mhz/12/ant_11.bin  #CC10\r
+#antC44=./usecase/mu0_20mhz/12/ant_12.bin  #CC11\r
+#antC45=./usecase/mu0_20mhz/12/ant_13.bin  #CC11\r
+#antC46=./usecase/mu0_20mhz/12/ant_14.bin  #CC11\r
+#antC47=./usecase/mu0_20mhz/12/ant_15.bin  #CC11\r
+\r
+rachEanble=0 # Enable (1)| disable (0) PRACH configuration\r
+prachConfigIndex=189 # PRACH config index as per TS36.211 - Table 5.7.1-2 : PRACH Configuration Index\r
+\r
+antPrachC0=./usecase/mu0_20mhz/12/ant_0.bin\r
+antPrachC1=./usecase/mu0_20mhz/12/ant_1.bin\r
+antPrachC2=./usecase/mu0_20mhz/12/ant_2.bin\r
+antPrachC3=./usecase/mu0_20mhz/12/ant_3.bin\r
+antPrachC4=./usecase/mu0_20mhz/12/ant_4.bin\r
+antPrachC5=./usecase/mu0_20mhz/12/ant_5.bin\r
+antPrachC6=./usecase/mu0_20mhz/12/ant_6.bin\r
+antPrachC7=./usecase/mu0_20mhz/12/ant_7.bin\r
+antPrachC8=./usecase/mu0_20mhz/12/ant_8.bin\r
+antPrachC9=./usecase/mu0_20mhz/12/ant_9.bin\r
+antPrachC10=./usecase/mu0_20mhz/12/ant_10.bin\r
+antPrachC11=./usecase/mu0_20mhz/12/ant_11.bin\r
+antPrachC12=./usecase/mu0_20mhz/12/ant_12.bin\r
+antPrachC13=./usecase/mu0_20mhz/12/ant_13.bin\r
+antPrachC14=./usecase/mu0_20mhz/12/ant_14.bin\r
+antPrachC15=./usecase/mu0_20mhz/12/ant_15.bin\r
+antPrachC16=./usecase/mu0_20mhz/12/ant_0.bin\r
+antPrachC17=./usecase/mu0_20mhz/12/ant_1.bin\r
+antPrachC18=./usecase/mu0_20mhz/12/ant_2.bin\r
+antPrachC19=./usecase/mu0_20mhz/12/ant_3.bin\r
+antPrachC20=./usecase/mu0_20mhz/12/ant_4.bin\r
+antPrachC21=./usecase/mu0_20mhz/12/ant_5.bin\r
+antPrachC22=./usecase/mu0_20mhz/12/ant_6.bin\r
+antPrachC23=./usecase/mu0_20mhz/12/ant_7.bin\r
+antPrachC24=./usecase/mu0_20mhz/12/ant_8.bin\r
+antPrachC25=./usecase/mu0_20mhz/12/ant_9.bin\r
+antPrachC26=./usecase/mu0_20mhz/12/ant_10.bin\r
+antPrachC27=./usecase/mu0_20mhz/12/ant_11.bin\r
+antPrachC28=./usecase/mu0_20mhz/12/ant_12.bin\r
+antPrachC29=./usecase/mu0_20mhz/12/ant_13.bin\r
+antPrachC30=./usecase/mu0_20mhz/12/ant_14.bin\r
+antPrachC31=./usecase/mu0_20mhz/12/ant_15.bin\r
+antPrachC32=./usecase/mu0_20mhz/12/ant_0.bin\r
+antPrachC33=./usecase/mu0_20mhz/12/ant_1.bin\r
+antPrachC34=./usecase/mu0_20mhz/12/ant_2.bin\r
+antPrachC35=./usecase/mu0_20mhz/12/ant_3.bin\r
+antPrachC36=./usecase/mu0_20mhz/12/ant_4.bin\r
+antPrachC37=./usecase/mu0_20mhz/12/ant_5.bin\r
+antPrachC38=./usecase/mu0_20mhz/12/ant_6.bin\r
+antPrachC39=./usecase/mu0_20mhz/12/ant_7.bin\r
+antPrachC40=./usecase/mu0_20mhz/12/ant_8.bin\r
+antPrachC41=./usecase/mu0_20mhz/12/ant_9.bin\r
+antPrachC42=./usecase/mu0_20mhz/12/ant_10.bin\r
+antPrachC43=./usecase/mu0_20mhz/12/ant_11.bin\r
+antPrachC44=./usecase/mu0_20mhz/12/ant_12.bin\r
+antPrachC45=./usecase/mu0_20mhz/12/ant_13.bin\r
+antPrachC46=./usecase/mu0_20mhz/12/ant_14.bin\r
+antPrachC47=./usecase/mu0_20mhz/12/ant_15.bin\r
+\r
+\r
+## control of IQ byte order\r
+iqswap=0 #do swap of IQ before send buffer to eth\r
+nebyteorderswap=1 #do swap of byte order for each I and Q from CPU byte order to network byte order\r
+\r
+##Debug\r
+debugStop=0 #stop app on 1pps boundary (gps_second % 30)\r
+debugStopCount=0 #if this value is >0 then stop app after x transmission packets, otherwise app will stop at 1pps boundary\r
+\r
+CPenable=0 #(1) C-Plane is enabled| (0) C-Plane is disabled\r
+c_plane_vlan_tag=1 #VLAN Tag used for C-Plane\r
+u_plane_vlan_tag=2 #VLAN Tag used for U-Plane\r
+\r
+##RU Settings\r
+Tadv_cp_dl=25 #in us  TODO: update per RU implementation\r
+              #C-Plane messages must arrive at the RU some amount of time in advance (Tcp_adv_dl) of the corresponding U-Plane messages\r
+\r
+#Reception Window C-plane DL\r
+T2a_min_cp_dl=400  #in us\r
+T2a_max_cp_dl=1120 #in us\r
+\r
+#Reception Window C-plane UL\r
+T2a_min_cp_ul=400 #in us\r
+T2a_max_cp_ul=1120 #in us\r
+\r
+#Reception Window U-plane\r
+T2a_min_up=200  # in us\r
+T2a_max_up=1120 # in us\r
+\r
+#Transmission Window\r
+Ta3_min=160 #in us\r
+Ta3_max=256 #in us\r
+\r
+###########################################################\r
+##lls-CU Settings\r
+#C-plane\r
+#Transmission Window Fast C-plane DL\r
+T1a_min_cp_dl=560\r
+T1a_max_cp_dl=800\r
+\r
+##Transmission Window Fast C-plane UL\r
+T1a_min_cp_ul=480\r
+T1a_max_cp_ul=560\r
+\r
+#U-plane\r
+##Transmission Window\r
+T1a_min_up=280\r
+T1a_max_up=400\r
+\r
+#Reception Window\r
+Ta4_min=0\r
+Ta4_max=360\r
+###########################################################\r
+\r
O-RAN DU Physical Layer