fhi_lib/test/test_xran/init_sys_functional.cc

   1 /******************************************************************************
   2 *
   3 *   Copyright (c) 2020 Intel.
   4 *
   5 *   Licensed under the Apache License, Version 2.0 (the "License");
   6 *   you may not use this file except in compliance with the License.
   7 *   You may obtain a copy of the License at
   8 *
   9 *       http://www.apache.org/licenses/LICENSE-2.0
  10 *
  11 *   Unless required by applicable law or agreed to in writing, software
  12 *   distributed under the License is distributed on an "AS IS" BASIS,
  13 *   WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
  14 *   See the License for the specific language governing permissions and
  15 *   limitations under the License.
  16 *
  17 *******************************************************************************/
  18
  19
  20 #include "common.hpp"
  21 #include "xran_fh_o_du.h"
  22 #include "xran_cp_api.h"
  23 #include "xran_lib_wrap.hpp"
  24 #include "xran_common.h"
  25 #include "ethdi.h"
  26
  27 #include <stdint.h>
  28 #include <iostream>
  29 #include <vector>
  30 #include <string>
  31
  32
  33
  34 using namespace std;
  35 const std::string module_name = "init_sys_functional";
  36
  37 extern enum xran_if_state xran_if_current_state;
  38
  39 int32_t physide_sym_call_back(void * param, struct xran_sense_of_time *time)
  40 {
  41     rte_pause();
  42     return 0;
  43 }
  44
  45 int physide_dl_tti_call_back(void * param)
  46 {
  47     rte_pause();
  48     return 0;
  49 }
  50
  51 int physide_ul_half_slot_call_back(void * param)
  52 {
  53     rte_pause();
  54     return 0;
  55 }
  56
  57 int physide_ul_full_slot_call_back(void * param)
  58 {
  59     rte_pause();
  60     return 0;
  61 }
  62
  63 void xran_fh_rx_callback(void *pCallbackTag, xran_status_t status)
  64 {
  65     rte_pause();
  66     return;
  67 }
  68
  69 void xran_fh_srs_callback(void *pCallbackTag, xran_status_t status)
  70 {
  71     rte_pause();
  72     return;
  73 }
  74
  75
  76 void xran_fh_rx_prach_callback(void *pCallbackTag, xran_status_t status)
  77 {
  78
  79     rte_pause();
  80 }
  81
  82 class Init_Sys_Check : public KernelTests
  83 {
  84 protected:
  85
  86     void SetUp() override
  87     {
  88         xranlib->Init(0);
  89         xranlib->Open(0, nullptr, nullptr, (void *)xran_fh_rx_callback, (void *)xran_fh_rx_prach_callback, (void *)xran_fh_srs_callback);
  90     }
  91
  92     /* It's called after an execution of the each test case.*/
  93     void TearDown() override
  94     {
  95         xranlib->Close();
  96         xranlib->Cleanup();
  97     }
  98
  99 public:
 100
 101     BbuIoBufCtrlStruct sFrontHaulTxBbuIoBufCtrl[XRAN_N_FE_BUF_LEN][XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR];
 102     BbuIoBufCtrlStruct sFrontHaulTxPrbMapBbuIoBufCtrl[XRAN_N_FE_BUF_LEN][XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR];
 103     BbuIoBufCtrlStruct sFrontHaulRxBbuIoBufCtrl[XRAN_N_FE_BUF_LEN][XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR];
 104     BbuIoBufCtrlStruct sFrontHaulRxPrbMapBbuIoBufCtrl[XRAN_N_FE_BUF_LEN][XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR];
 105     BbuIoBufCtrlStruct sFHPrachRxBbuIoBufCtrl[XRAN_N_FE_BUF_LEN][XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR];
 106
 107     /* buffers lists */
 108     struct xran_flat_buffer sFrontHaulTxBuffers[XRAN_N_FE_BUF_LEN][XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR][XRAN_NUM_OF_SYMBOL_PER_SLOT];
 109     struct xran_flat_buffer sFrontHaulTxPrbMapBuffers[XRAN_N_FE_BUF_LEN][XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR];
 110     struct xran_flat_buffer sFrontHaulRxBuffers[XRAN_N_FE_BUF_LEN][XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR][XRAN_NUM_OF_SYMBOL_PER_SLOT];
 111     struct xran_flat_buffer sFrontHaulRxPrbMapBuffers[XRAN_N_FE_BUF_LEN][XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR];
 112     struct xran_flat_buffer sFHPrachRxBuffers[XRAN_N_FE_BUF_LEN][XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR][XRAN_NUM_OF_SYMBOL_PER_SLOT];
 113
 114     void*    nInstanceHandle[XRAN_PORTS_NUM][XRAN_MAX_SECTOR_NR]; // instance per sector
 115     uint32_t nBufPoolIndex[XRAN_MAX_SECTOR_NR][xranLibWraper::MAX_SW_XRAN_INTERFACE_NUM];
 116     uint16_t nInstanceNum;
 117 };
 118
 119 TEST_P(Init_Sys_Check, Test_Open_Close)
 120 {
 121     struct xran_device_ctx * p_xran_dev_ctx = xran_dev_get_ctx();
 122     /* check stat of lib */
 123     ASSERT_EQ(1, p_xran_dev_ctx->enableCP);
 124     ASSERT_EQ(1, p_xran_dev_ctx->xran2phy_mem_ready);
 125 }
 126
 127 TEST_P(Init_Sys_Check, Test_xran_mm_init)
 128 {
 129     int16_t ret = 0;
 130     ret = xran_mm_init (xranlib->get_xranhandle(), (uint64_t) SW_FPGA_FH_TOTAL_BUFFER_LEN, SW_FPGA_SEGMENT_BUFFER_LEN);
 131     ASSERT_EQ(0, ret);
 132 }
 133
 134 /* this case cannot be tested since memory cannot be initialized twice */
 135 /* memory initialization is moved to the wrapper class */
 136 #if 0
 137 TEST_P(Init_Sys_Check, Test_xran_bm_init_alloc_free)
 138 {
 139     int16_t ret = 0;
 140     void *ptr;
 141     void *mb;
 142     uint32_t nSW_ToFpga_FTH_TxBufferLen   = 13168; /* 273*12*4 + 64*/
 143     int16_t k = 0;
 144
 145
 146     struct xran_buffer_list *pFthTxBuffer[XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR][XRAN_N_FE_BUF_LEN];
 147     struct xran_buffer_list *pFthTxPrbMapBuffer[XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR][XRAN_N_FE_BUF_LEN];
 148     struct xran_buffer_list *pFthRxBuffer[XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR][XRAN_N_FE_BUF_LEN];
 149     struct xran_buffer_list *pFthRxPrbMapBuffer[XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR][XRAN_N_FE_BUF_LEN];
 150     struct xran_buffer_list *pFthRxRachBuffer[XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR][XRAN_N_FE_BUF_LEN];
 151     struct xran_buffer_list *pFthRxRachBufferDecomp[XRAN_MAX_SECTOR_NR][XRAN_MAX_ANTENNA_NR][XRAN_N_FE_BUF_LEN];
 152
 153     Init_Sys_Check::nInstanceNum = xranlib->get_num_cc();
 154
 155     for (k = 0; k < XRAN_PORTS_NUM; k++) {
 156         ret = xran_sector_get_instances (xranlib->get_xranhandle(), Init_Sys_Check::nInstanceNum, &(Init_Sys_Check::nInstanceHandle[k][0]));
 157         ASSERT_EQ(0, ret);
 158         ASSERT_EQ(1, Init_Sys_Check::nInstanceNum);
 159     }
 160
 161
 162     ret = xran_bm_init(Init_Sys_Check::nInstanceHandle[0][0],
 163                     &Init_Sys_Check::nBufPoolIndex[0][0],
 164                     XRAN_N_FE_BUF_LEN*XRAN_MAX_ANTENNA_NR*XRAN_NUM_OF_SYMBOL_PER_SLOT, nSW_ToFpga_FTH_TxBufferLen);
 165     ASSERT_EQ(0, ret);
 166
 167     ret = xran_bm_allocate_buffer(Init_Sys_Check::nInstanceHandle[0][0], Init_Sys_Check::nBufPoolIndex[0][0],&ptr, &mb);
 168     ASSERT_EQ(0, ret);
 169     ASSERT_NE(ptr, nullptr);
 170     ASSERT_NE(mb, nullptr);
 171
 172     ret = xran_bm_free_buffer(Init_Sys_Check::nInstanceHandle[0][0], ptr, mb);
 173     ASSERT_EQ(0, ret);
 174
 175
 176
 177     for(int i=0; i< xranlib->get_num_cc(); i++)
 178     {
 179         for(int j=0; j<XRAN_N_FE_BUF_LEN; j++)
 180         {
 181             for(int z = 0; z < XRAN_MAX_ANTENNA_NR; z++){
 182                 pFthTxBuffer[i][z][j]     = &(Init_Sys_Check::sFrontHaulTxBbuIoBufCtrl[j][i][z].sBufferList);
 183                 pFthTxPrbMapBuffer[i][z][j]     = &(Init_Sys_Check::sFrontHaulTxPrbMapBbuIoBufCtrl[j][i][z].sBufferList);
 184                 pFthRxBuffer[i][z][j]     = &(Init_Sys_Check::sFrontHaulRxBbuIoBufCtrl[j][i][z].sBufferList);
 185                 pFthRxPrbMapBuffer[i][z][j]     = &(Init_Sys_Check::sFrontHaulRxPrbMapBbuIoBufCtrl[j][i][z].sBufferList);
 186                 pFthRxRachBuffer[i][z][j] = &(Init_Sys_Check::sFHPrachRxBbuIoBufCtrl[j][i][z].sBufferList);
 187                 pFthRxRachBufferDecomp[i][z][j] = &(Init_Sys_Check::sFHPrachRxBbuIoBufCtrlDecomp[j][i][z].sBufferList);
 188             }
 189         }
 190     }
 191
 192     if(NULL != Init_Sys_Check::nInstanceHandle[0])
 193     {
 194         for (int i = 0; i < xranlib->get_num_cc(); i++)
 195         {
 196             ret = xran_5g_fronthault_config (Init_Sys_Check::nInstanceHandle[0][i],
 197                 pFthTxBuffer[i],
 198                 pFthTxPrbMapBuffer[i],
 199                 pFthRxBuffer[i],
 200                 pFthRxPrbMapBuffer[i],
 201                 xran_fh_rx_callback,  &pFthRxBuffer[i][0]);
 202
 203             ASSERT_EQ(0, ret);
 204         }
 205
 206         // add prach callback here
 207         for (int i = 0; i < xranlib->get_num_cc(); i++)
 208         {
 209             ret = xran_5g_prach_req(Init_Sys_Check::nInstanceHandle[0][i], pFthRxRachBuffer[i], pFthRxRachBufferDecomp[i],
 210                 xran_fh_rx_prach_callback,&pFthRxRachBuffer[i][0]);
 211             ASSERT_EQ(0, ret);
 212         }
 213     }
 214
 215
 216 }
 217 #endif
 218
 219 TEST_P(Init_Sys_Check, Test_xran_get_common_counters)
 220 {
 221     int16_t ret = 0;
 222     struct xran_common_counters x_counters;
 223
 224     ret = xran_get_common_counters(xranlib->get_xranhandle(), &x_counters);
 225
 226     ASSERT_EQ(0, ret);
 227     ASSERT_EQ(0, x_counters.Rx_on_time);
 228     ASSERT_EQ(0, x_counters.Rx_early);
 229     ASSERT_EQ(0, x_counters.Rx_late);
 230     ASSERT_EQ(0, x_counters.Rx_corrupt);
 231     ASSERT_EQ(0, x_counters.Rx_pkt_dupl);
 232     ASSERT_EQ(0, x_counters.Total_msgs_rcvd);
 233 }
 234
 235 TEST_P(Init_Sys_Check, Test_xran_get_slot_idx)
 236 {
 237 #define NUM_OF_SUBFRAME_PER_FRAME 10
 238     int32_t nNrOfSlotInSf = 1;
 239     int32_t nSfIdx = -1;
 240     uint32_t nFrameIdx;
 241     uint32_t nSubframeIdx;
 242     uint32_t nSlotIdx;
 243     uint64_t nSecond;
 244
 245     uint32_t nXranTime  = xran_get_slot_idx(0, &nFrameIdx, &nSubframeIdx, &nSlotIdx, &nSecond);
 246     nSfIdx = nFrameIdx*NUM_OF_SUBFRAME_PER_FRAME*nNrOfSlotInSf
 247         + nSubframeIdx*nNrOfSlotInSf
 248         + nSlotIdx;
 249
 250     ASSERT_EQ(0, nSfIdx);
 251 }
 252
 253 TEST_P(Init_Sys_Check, Test_xran_reg_physide_cb)
 254 {
 255     struct xran_device_ctx * p_xran_dev_ctx = xran_dev_get_ctx();
 256     int16_t ret = 0;
 257     ret = xran_reg_physide_cb(xranlib->get_xranhandle(), physide_dl_tti_call_back, NULL, 10, XRAN_CB_TTI);
 258     ASSERT_EQ(0,ret);
 259     ASSERT_EQ(physide_dl_tti_call_back, p_xran_dev_ctx->ttiCb[XRAN_CB_TTI]);
 260     ASSERT_EQ(NULL, p_xran_dev_ctx->TtiCbParam[XRAN_CB_TTI]);
 261     ASSERT_EQ(10, p_xran_dev_ctx->SkipTti[XRAN_CB_TTI]);
 262
 263     ret = xran_reg_physide_cb(xranlib->get_xranhandle(), physide_ul_half_slot_call_back, NULL, 10, XRAN_CB_HALF_SLOT_RX);
 264     ASSERT_EQ(0,ret);
 265     ASSERT_EQ(physide_ul_half_slot_call_back, p_xran_dev_ctx->ttiCb[XRAN_CB_HALF_SLOT_RX]);
 266     ASSERT_EQ(NULL, p_xran_dev_ctx->TtiCbParam[XRAN_CB_HALF_SLOT_RX]);
 267     ASSERT_EQ(10, p_xran_dev_ctx->SkipTti[XRAN_CB_HALF_SLOT_RX]);
 268
 269     ret = xran_reg_physide_cb(xranlib->get_xranhandle(), physide_ul_full_slot_call_back, NULL, 10, XRAN_CB_FULL_SLOT_RX);
 270     ASSERT_EQ(0,ret);
 271     ASSERT_EQ(physide_ul_full_slot_call_back, p_xran_dev_ctx->ttiCb[XRAN_CB_FULL_SLOT_RX]);
 272     ASSERT_EQ(NULL, p_xran_dev_ctx->TtiCbParam[XRAN_CB_FULL_SLOT_RX]);
 273     ASSERT_EQ(10, p_xran_dev_ctx->SkipTti[XRAN_CB_FULL_SLOT_RX]);
 274
 275 }
 276
 277 TEST_P(Init_Sys_Check, Test_xran_reg_sym_cb){
 278     int16_t ret = 0;
 279     ret = xran_reg_sym_cb(xranlib->get_xranhandle(),  physide_sym_call_back, NULL, NULL, 11, XRAN_CB_SYM_RX_WIN_END);
 280     ASSERT_EQ(0,ret);
 281 }
 282
 283 TEST_P(Init_Sys_Check, Test_xran_mm_destroy){
 284     int16_t ret = 0;
 285     ret = xran_mm_destroy(xranlib->get_xranhandle());
 286     ASSERT_EQ(0,ret);
 287 }
 288
 289 TEST_P(Init_Sys_Check, Test_xran_start_stop){
 290     int16_t ret = 0;
 291     ASSERT_EQ(XRAN_STOPPED, xran_if_current_state);
 292     ret = xranlib->Start();
 293     ASSERT_EQ(0,ret);
 294     ASSERT_EQ(XRAN_RUNNING, xran_if_current_state);
 295     ret = xranlib->Stop();
 296     ASSERT_EQ(0,ret);
 297     ASSERT_EQ(XRAN_STOPPED, xran_if_current_state);
 298 }
 299
 300 INSTANTIATE_TEST_CASE_P(UnitTest, Init_Sys_Check,
 301                         testing::ValuesIn(get_sequence(Init_Sys_Check::get_number_of_cases("init_sys_functional"))));
 302
 303
 304