fhi_lib/app/usecase/mu0_20mhz/12/config_file_o_ru.dat

   1 #######################################################################
   2 #
   3 # <COPYRIGHT_TAG>
   4 #
   5 #######################################################################
   6
   7 # This is simple configuration file. Use '#' sign for comments
   8 appMode=1 # lls-CU(0) | RU(1)
   9 xranMode=0 # Category A  (0) (precoder in lls-CU) | Category B (1) (precoder in RU)
  10 ccNum=6 # Number of Componnent Carriers (CC) per ETH port with XRAN protocol (default:1 max: 12)
  11 antNum=4 # Number of Antennas per CC (default: 4)
  12
  13 ##Numerology
  14 mu=0 #15Khz Sub Carrier Spacing
  15 ttiPeriod=1000 # in us TTI period (15Khz default 1000us)
  16 nDLAbsFrePointA=2645460 #nAbsFrePointA - Abs Freq Point A of the Carrier Center Frequency for in KHz Value: 450000->52600000
  17 nULAbsFrePointA=2525460 #nAbsFrePointA - Abs Freq Point A of the Carrier Center Frequency for in KHz Value: 450000->52600000
  18 nDLBandwidth=20 #Carrier bandwidth for in MHz. Value: 5->400
  19 nULBandwidth=20 #Carrier bandwidth for in MHz. Value: 5->400
  20 nDLFftSize=2048
  21 nULFftSize=2048
  22
  23 nFrameDuplexType=0 # 0 - FDD 1 - TDD
  24 nTddPeriod=0 #TDD priod e.g. DDDS 4
  25
  26 MTUSize=9600 #maximum transmission unit (MTU) is the size of the largest protocol data unit (PDU) that can be communicated in a single
  27  #xRAN network layer transaction. supported 1500 bytes and 9600 bytes (Jumbo Frame)
  28 Gps_Alpha=0     #alpha and beta value as in section 9.7.2 of ORAN spec
  29 Gps_Beta=0
  30
  31 ioCore=10
  32 systemCore=10
  33 pktProcCore=10
  34 pktAuxCore=10
  35 timingCore=11
  36
  37 llsCUMac=00:11:22:33:44:66 # asigned MAC of lls-CU VF
  38 #llsCUMac=3c:fd:fe:a8:e0:70 #lls-CU PF for tcpdump
  39 ruMac=00:11:22:33:44:55  #RU VF for RU app
  40
  41 numSlots=20 #number of slots per IQ files
  42 #fd 10Mhz 2
  43 #antC0=./usecase/mu0_20mhz/12/uliq0.bin    #CC0
  44 #antC1=./usecase/mu0_20mhz/12/uliq1.bin    #CC0
  45 #antC2=./usecase/mu0_20mhz/12/uliq2.bin    #CC0
  46 #antC3=./usecase/mu0_20mhz/12/uliq3.bin    #CC0
  47
  48 antC0=./usecase/mu0_20mhz/12/uliq0.bin    #CC0
  49 antC1=./usecase/mu0_20mhz/12/uliq1.bin    #CC0
  50 antC2=./usecase/mu0_20mhz/12/uliq2.bin    #CC0
  51 antC3=./usecase/mu0_20mhz/12/uliq3.bin    #CC0
  52
  53 antC4=./usecase/mu0_20mhz/12/uliq0.bin    #CC0
  54 antC5=./usecase/mu0_20mhz/12/uliq1.bin    #CC0
  55 antC6=./usecase/mu0_20mhz/12/uliq2.bin    #CC0
  56 antC7=./usecase/mu0_20mhz/12/uliq3.bin    #CC0
  57
  58 antC8=./usecase/mu0_20mhz/12/uliq0.bin    #CC0
  59 antC9=./usecase/mu0_20mhz/12/uliq1.bin    #CC0
  60 antC10=./usecase/mu0_20mhz/12/uliq2.bin    #CC0
  61 antC11=./usecase/mu0_20mhz/12/uliq3.bin    #CC0
  62
  63 antC12=./usecase/mu0_20mhz/12/uliq0.bin    #CC0
  64 antC13=./usecase/mu0_20mhz/12/uliq1.bin    #CC0
  65 antC14=./usecase/mu0_20mhz/12/uliq2.bin    #CC0
  66 antC15=./usecase/mu0_20mhz/12/uliq3.bin    #CC0
  67
  68 antC16=./usecase/mu0_20mhz/12/uliq0.bin    #CC0
  69 antC17=./usecase/mu0_20mhz/12/uliq1.bin    #CC0
  70 antC18=./usecase/mu0_20mhz/12/uliq2.bin    #CC0
  71 antC19=./usecase/mu0_20mhz/12/uliq3.bin    #CC0
  72
  73 antC20=./usecase/mu0_20mhz/12/uliq0.bin    #CC0
  74 antC21=./usecase/mu0_20mhz/12/uliq1.bin    #CC0
  75 antC22=./usecase/mu0_20mhz/12/uliq2.bin    #CC0
  76 antC23=./usecase/mu0_20mhz/12/uliq3.bin    #CC0
  77
  78 antC24=./usecase/mu0_20mhz/12/uliq0.bin    #CC0
  79 antC25=./usecase/mu0_20mhz/12/uliq1.bin    #CC0
  80 antC26=./usecase/mu0_20mhz/12/uliq2.bin    #CC0
  81 antC27=./usecase/mu0_20mhz/12/uliq3.bin    #CC0
  82
  83 antC28=./usecase/mu0_20mhz/12/uliq0.bin    #CC0
  84 antC29=./usecase/mu0_20mhz/12/uliq1.bin    #CC0
  85 antC30=./usecase/mu0_20mhz/12/uliq2.bin    #CC0
  86 antC31=./usecase/mu0_20mhz/12/uliq3.bin    #CC0
  87
  88 antC32=./usecase/mu0_20mhz/12/uliq0.bin    #CC0
  89 antC33=./usecase/mu0_20mhz/12/uliq1.bin    #CC0
  90 antC34=./usecase/mu0_20mhz/12/uliq2.bin    #CC0
  91 antC35=./usecase/mu0_20mhz/12/uliq3.bin    #CC0
  92
  93 antC36=./usecase/mu0_20mhz/12/uliq0.bin    #CC0
  94 antC37=./usecase/mu0_20mhz/12/uliq1.bin    #CC0
  95 antC38=./usecase/mu0_20mhz/12/uliq2.bin    #CC0
  96 antC39=./usecase/mu0_20mhz/12/uliq3.bin    #CC0
  97
  98 antC40=./usecase/mu0_20mhz/12/uliq0.bin    #CC0
  99 antC41=./usecase/mu0_20mhz/12/uliq1.bin    #CC0
 100 antC42=./usecase/mu0_20mhz/12/uliq2.bin    #CC0
 101 antC43=./usecase/mu0_20mhz/12/uliq3.bin    #CC0
 102
 103 antC44=./usecase/mu0_20mhz/12/uliq0.bin    #CC0
 104 antC45=./usecase/mu0_20mhz/12/uliq1.bin    #CC0
 105 antC46=./usecase/mu0_20mhz/12/uliq2.bin    #CC0
 106 antC47=./usecase/mu0_20mhz/12/uliq3.bin    #CC0
 107
 108
 109 #antC0=./usecase/mu0_20mhz/12/ant_0.bin    #CC0
 110 #antC1=./usecase/mu0_20mhz/12/ant_1.bin   #CC0
 111 #antC2=./usecase/mu0_20mhz/12/ant_2.bin    #CC0
 112 #antC3=./usecase/mu0_20mhz/12/ant_3.bin    #CC0
 113
 114 #antC0=./usecase/mu0_20mhz/12/ant_0.bin    #CC0
 115 #antC1=./usecase/mu0_20mhz/12/ant_0.bin    #CC0
 116 #antC2=./usecase/mu0_20mhz/12/ant_0.bin    #CC0
 117 #antC3=./usecase/mu0_20mhz/12/ant_0.bin    #CC0
 118
 119 #antC4=./usecase/mu0_20mhz/12/ant_4.bin    #CC1
 120 #antC5=./usecase/mu0_20mhz/12/ant_5.bin    #CC1
 121 #antC6=./usecase/mu0_20mhz/12/ant_6.bin    #CC1
 122 #antC7=./usecase/mu0_20mhz/12/ant_7.bin    #CC1
 123 #antC8=./usecase/mu0_20mhz/12/ant_8.bin    #CC2
 124 #antC9=./usecase/mu0_20mhz/12/ant_9.bin    #CC2
 125 #antC10=./usecase/mu0_20mhz/12/ant_10.bin  #CC2
 126 #antC11=./usecase/mu0_20mhz/12/ant_11.bin  #CC2
 127 #antC12=./usecase/mu0_20mhz/12/ant_12.bin  #CC3
 128 #antC13=./usecase/mu0_20mhz/12/ant_13.bin  #CC3
 129 #antC14=./usecase/mu0_20mhz/12/ant_14.bin  #CC3
 130 #antC15=./usecase/mu0_20mhz/12/ant_15.bin  #CC3
 131 #antC16=./usecase/mu0_20mhz/12/ant_0.bin   #CC4
 132 #antC17=./usecase/mu0_20mhz/12/ant_1.bin   #CC4
 133 #antC18=./usecase/mu0_20mhz/12/ant_2.bin   #CC4
 134 #antC19=./usecase/mu0_20mhz/12/ant_3.bin   #CC4
 135 #antC20=./usecase/mu0_20mhz/12/ant_4.bin   #CC5
 136 #antC21=./usecase/mu0_20mhz/12/ant_5.bin   #CC5
 137 #antC22=./usecase/mu0_20mhz/12/ant_6.bin   #CC5
 138 #antC23=./usecase/mu0_20mhz/12/ant_7.bin   #CC5
 139 #antC24=./usecase/mu0_20mhz/12/ant_8.bin   #CC6
 140 #antC25=./usecase/mu0_20mhz/12/ant_9.bin   #CC6
 141 #antC26=./usecase/mu0_20mhz/12/ant_10.bin  #CC6
 142 #antC27=./usecase/mu0_20mhz/12/ant_11.bin  #CC6
 143 #antC28=./usecase/mu0_20mhz/12/ant_12.bin  #CC7
 144 #antC29=./usecase/mu0_20mhz/12/ant_13.bin  #CC7
 145 #antC30=./usecase/mu0_20mhz/12/ant_14.bin  #CC7
 146 #antC31=./usecase/mu0_20mhz/12/ant_15.bin  #CC7
 147 #antC32=./usecase/mu0_20mhz/12/ant_0.bin   #CC8
 148 #antC33=./usecase/mu0_20mhz/12/ant_1.bin   #CC8
 149 #antC34=./usecase/mu0_20mhz/12/ant_2.bin   #CC8
 150 #antC35=./usecase/mu0_20mhz/12/ant_3.bin   #CC8
 151 #antC36=./usecase/mu0_20mhz/12/ant_4.bin   #CC9
 152 #antC37=./usecase/mu0_20mhz/12/ant_5.bin   #CC9
 153 #antC38=./usecase/mu0_20mhz/12/ant_6.bin   #CC9
 154 #antC39=./usecase/mu0_20mhz/12/ant_7.bin   #CC9
 155 #antC40=./usecase/mu0_20mhz/12/ant_8.bin   #CC10
 156 #antC41=./usecase/mu0_20mhz/12/ant_9.bin   #CC10
 157 #antC42=./usecase/mu0_20mhz/12/ant_10.bin  #CC10
 158 #antC43=./usecase/mu0_20mhz/12/ant_11.bin  #CC10
 159 #antC44=./usecase/mu0_20mhz/12/ant_12.bin  #CC11
 160 #antC45=./usecase/mu0_20mhz/12/ant_13.bin  #CC11
 161 #antC46=./usecase/mu0_20mhz/12/ant_14.bin  #CC11
 162 #antC47=./usecase/mu0_20mhz/12/ant_15.bin  #CC11
 163
 164 rachEanble=0 # Enable (1)| disable (0) PRACH configuration
 165 prachConfigIndex=189 # PRACH config index as per TS36.211 - Table 5.7.1-2 : PRACH Configuration Index
 166
 167 antPrachC0=./usecase/mu0_20mhz/12/ant_0.bin
 168 antPrachC1=./usecase/mu0_20mhz/12/ant_1.bin
 169 antPrachC2=./usecase/mu0_20mhz/12/ant_2.bin
 170 antPrachC3=./usecase/mu0_20mhz/12/ant_3.bin
 171 antPrachC4=./usecase/mu0_20mhz/12/ant_4.bin
 172 antPrachC5=./usecase/mu0_20mhz/12/ant_5.bin
 173 antPrachC6=./usecase/mu0_20mhz/12/ant_6.bin
 174 antPrachC7=./usecase/mu0_20mhz/12/ant_7.bin
 175 antPrachC8=./usecase/mu0_20mhz/12/ant_8.bin
 176 antPrachC9=./usecase/mu0_20mhz/12/ant_9.bin
 177 antPrachC10=./usecase/mu0_20mhz/12/ant_10.bin
 178 antPrachC11=./usecase/mu0_20mhz/12/ant_11.bin
 179 antPrachC12=./usecase/mu0_20mhz/12/ant_12.bin
 180 antPrachC13=./usecase/mu0_20mhz/12/ant_13.bin
 181 antPrachC14=./usecase/mu0_20mhz/12/ant_14.bin
 182 antPrachC15=./usecase/mu0_20mhz/12/ant_15.bin
 183 antPrachC16=./usecase/mu0_20mhz/12/ant_0.bin
 184 antPrachC17=./usecase/mu0_20mhz/12/ant_1.bin
 185 antPrachC18=./usecase/mu0_20mhz/12/ant_2.bin
 186 antPrachC19=./usecase/mu0_20mhz/12/ant_3.bin
 187 antPrachC20=./usecase/mu0_20mhz/12/ant_4.bin
 188 antPrachC21=./usecase/mu0_20mhz/12/ant_5.bin
 189 antPrachC22=./usecase/mu0_20mhz/12/ant_6.bin
 190 antPrachC23=./usecase/mu0_20mhz/12/ant_7.bin
 191 antPrachC24=./usecase/mu0_20mhz/12/ant_8.bin
 192 antPrachC25=./usecase/mu0_20mhz/12/ant_9.bin
 193 antPrachC26=./usecase/mu0_20mhz/12/ant_10.bin
 194 antPrachC27=./usecase/mu0_20mhz/12/ant_11.bin
 195 antPrachC28=./usecase/mu0_20mhz/12/ant_12.bin
 196 antPrachC29=./usecase/mu0_20mhz/12/ant_13.bin
 197 antPrachC30=./usecase/mu0_20mhz/12/ant_14.bin
 198 antPrachC31=./usecase/mu0_20mhz/12/ant_15.bin
 199 antPrachC32=./usecase/mu0_20mhz/12/ant_0.bin
 200 antPrachC33=./usecase/mu0_20mhz/12/ant_1.bin
 201 antPrachC34=./usecase/mu0_20mhz/12/ant_2.bin
 202 antPrachC35=./usecase/mu0_20mhz/12/ant_3.bin
 203 antPrachC36=./usecase/mu0_20mhz/12/ant_4.bin
 204 antPrachC37=./usecase/mu0_20mhz/12/ant_5.bin
 205 antPrachC38=./usecase/mu0_20mhz/12/ant_6.bin
 206 antPrachC39=./usecase/mu0_20mhz/12/ant_7.bin
 207 antPrachC40=./usecase/mu0_20mhz/12/ant_8.bin
 208 antPrachC41=./usecase/mu0_20mhz/12/ant_9.bin
 209 antPrachC42=./usecase/mu0_20mhz/12/ant_10.bin
 210 antPrachC43=./usecase/mu0_20mhz/12/ant_11.bin
 211 antPrachC44=./usecase/mu0_20mhz/12/ant_12.bin
 212 antPrachC45=./usecase/mu0_20mhz/12/ant_13.bin
 213 antPrachC46=./usecase/mu0_20mhz/12/ant_14.bin
 214 antPrachC47=./usecase/mu0_20mhz/12/ant_15.bin
 215
 216
 217 ## control of IQ byte order
 218 iqswap=0 #do swap of IQ before send buffer to eth
 219 nebyteorderswap=1 #do swap of byte order for each I and Q from CPU byte order to network byte order
 220
 221 ##Debug
 222 debugStop=0 #stop app on 1pps boundary (gps_second % 30)
 223 debugStopCount=0 #if this value is >0 then stop app after x transmission packets, otherwise app will stop at 1pps boundary
 224
 225 CPenable=0 #(1) C-Plane is enabled| (0) C-Plane is disabled
 226 c_plane_vlan_tag=1 #VLAN Tag used for C-Plane
 227 u_plane_vlan_tag=2 #VLAN Tag used for U-Plane
 228
 229 ##RU Settings
 230 Tadv_cp_dl=25 #in us  TODO: update per RU implementation
 231               #C-Plane messages must arrive at the RU some amount of time in advance (Tcp_adv_dl) of the corresponding U-Plane messages
 232
 233 #Reception Window C-plane DL
 234 T2a_min_cp_dl=400  #in us
 235 T2a_max_cp_dl=1120 #in us
 236
 237 #Reception Window C-plane UL
 238 T2a_min_cp_ul=400 #in us
 239 T2a_max_cp_ul=1120 #in us
 240
 241 #Reception Window U-plane
 242 T2a_min_up=200  # in us
 243 T2a_max_up=1120 # in us
 244
 245 #Transmission Window
 246 Ta3_min=160 #in us
 247 Ta3_max=256 #in us
 248
 249 ###########################################################
 250 ##lls-CU Settings
 251 #C-plane
 252 #Transmission Window Fast C-plane DL
 253 T1a_min_cp_dl=560
 254 T1a_max_cp_dl=800
 255
 256 ##Transmission Window Fast C-plane UL
 257 T1a_min_cp_ul=480
 258 T1a_max_cp_ul=560
 259
 260 #U-plane
 261 ##Transmission Window
 262 T1a_min_up=280
 263 T1a_max_up=400
 264
 265 #Reception Window
 266 Ta4_min=0
 267 Ta4_max=360
 268 ###########################################################
 269