fhi_lib/app/usecase/mu0_20mhz/12/config_file_o_du_0.dat

   1 #######################################################################\r
   2 #\r
   3 # <COPYRIGHT_TAG>\r
   4 #\r
   5 #######################################################################\r
   6 \r
   7 # This is simple configuration file. Use '#' sign for comments\r
   8 instanceId=0 # 0,1,2,... in case more than 1 application started on the same system\r
   9 appMode=0 # lls-CU(0) | RU(1)\r
  10 xranMode=0 # Category A  (0) (precoder in lls-CU) | Category B (1) (precoder in RU)\r
  11 ccNum=6 # Number of Componnent Carriers (CC) per ETH port with XRAN protocol (default:1 max: 12)\r
  12 antNum=4 # Number of Antennas per CC (default: 4)\r
  13 \r
  14 ##Numerology\r
  15 mu=0 #15Khz Sub Carrier Spacing\r
  16 ttiPeriod=1000 # in us TTI period (15Khz default 1000us)\r
  17 nDLAbsFrePointA=2645460 #nAbsFrePointA - Abs Freq Point A of the Carrier Center Frequency for in KHz Value: 450000->52600000\r
  18 nULAbsFrePointA=2525460 #nAbsFrePointA - Abs Freq Point A of the Carrier Center Frequency for in KHz Value: 450000->52600000\r
  19 nDLBandwidth=20 #Carrier bandwidth for in MHz. Value: 5->400\r
  20 nULBandwidth=20 #Carrier bandwidth for in MHz. Value: 5->400\r
  21 nDLFftSize=2048\r
  22 nULFftSize=2048\r
  23 \r
  24 nFrameDuplexType=0 # 0 - FDD 1 - TDD\r
  25 nTddPeriod=0 #TDD priod e.g. DDDS 4\r
  26 \r
  27 MTUSize=9600 #maximum transmission unit (MTU) is the size of the largest protocol data unit (PDU) that can be communicated in a single\r
  28  #xRAN network layer transaction. supported 1500 bytes and 9600 bytes (Jumbo Frame)\r
  29 Gps_Alpha=0     #alpha and beta value as in section 9.7.2 of ORAN spec\r
  30 Gps_Beta=0\r
  31 \r
  32 ioCore=5\r
  33 \r
  34 llsCUMac=00:11:22:33:44:66 # asigned MAC of lls-CU VF\r
  35 ruMac=00:11:22:33:44:55  #RU VF for RU app\r
  36 #ruMac=3c:fd:fe:9e:93:68 #RU PF for tcpdump\r
  37 \r
  38 numSlots=20 #number of slots per IQ files\r
  39 #fd 10Mhz 2\r
  40 #antC0=../usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  41 #antC1=../usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  42 #antC2=../usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  43 #antC3=../usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  44 \r
  45 antC0=../usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  46 antC1=../usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  47 antC2=../usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  48 antC3=../usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  49 \r
  50 antC4=../usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  51 antC5=../usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  52 antC6=../usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  53 antC7=../usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  54 \r
  55 antC8=../usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  56 antC9=../usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  57 antC10=../usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  58 antC11=../usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  59 \r
  60 antC12=../usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  61 antC13=../usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  62 antC14=../usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  63 antC15=../usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  64 \r
  65 antC16=../usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  66 antC17=../usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  67 antC18=../usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  68 antC19=../usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  69 \r
  70 antC20=../usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  71 antC21=../usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  72 antC22=../usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  73 antC23=../usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  74 \r
  75 antC24=../usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  76 antC25=../usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  77 antC26=../usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  78 antC27=../usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  79 \r
  80 antC28=../usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  81 antC29=../usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  82 antC30=../usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  83 antC31=../usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  84 \r
  85 antC32=../usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  86 antC33=../usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  87 antC34=../usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  88 antC35=../usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  89 \r
  90 antC36=../usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  91 antC37=../usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  92 antC38=../usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  93 antC39=../usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  94 \r
  95 antC40=../usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  96 antC41=../usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  97 antC42=../usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  98 antC43=../usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  99 \r
 100 antC44=../usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
 101 antC45=../usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
 102 antC46=../usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
 103 antC47=../usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
 104 \r
 105 \r
 106 #antC0=../usecase/mu0_20mhz/12/ant_0.bin    #CC0\r
 107 #antC1=../usecase/mu0_20mhz/12/ant_1.bin   #CC0\r
 108 #antC2=../usecase/mu0_20mhz/12/ant_2.bin    #CC0\r
 109 #antC3=../usecase/mu0_20mhz/12/ant_3.bin    #CC0\r
 110 \r
 111 #antC0=../usecase/mu0_20mhz/12/ant_0.bin    #CC0\r
 112 #antC1=../usecase/mu0_20mhz/12/ant_0.bin    #CC0\r
 113 #antC2=../usecase/mu0_20mhz/12/ant_0.bin    #CC0\r
 114 #antC3=../usecase/mu0_20mhz/12/ant_0.bin    #CC0\r
 115 \r
 116 #antC4=../usecase/mu0_20mhz/12/ant_4.bin    #CC1\r
 117 #antC5=../usecase/mu0_20mhz/12/ant_5.bin    #CC1\r
 118 #antC6=../usecase/mu0_20mhz/12/ant_6.bin    #CC1\r
 119 #antC7=../usecase/mu0_20mhz/12/ant_7.bin    #CC1\r
 120 #antC8=../usecase/mu0_20mhz/12/ant_8.bin    #CC2\r
 121 #antC9=../usecase/mu0_20mhz/12/ant_9.bin    #CC2\r
 122 #antC10=../usecase/mu0_20mhz/12/ant_10.bin  #CC2\r
 123 #antC11=../usecase/mu0_20mhz/12/ant_11.bin  #CC2\r
 124 #antC12=../usecase/mu0_20mhz/12/ant_12.bin  #CC3\r
 125 #antC13=../usecase/mu0_20mhz/12/ant_13.bin  #CC3\r
 126 #antC14=../usecase/mu0_20mhz/12/ant_14.bin  #CC3\r
 127 #antC15=../usecase/mu0_20mhz/12/ant_15.bin  #CC3\r
 128 #antC16=../usecase/mu0_20mhz/12/ant_0.bin   #CC4\r
 129 #antC17=../usecase/mu0_20mhz/12/ant_1.bin   #CC4\r
 130 #antC18=../usecase/mu0_20mhz/12/ant_2.bin   #CC4\r
 131 #antC19=../usecase/mu0_20mhz/12/ant_3.bin   #CC4\r
 132 #antC20=../usecase/mu0_20mhz/12/ant_4.bin   #CC5\r
 133 #antC21=../usecase/mu0_20mhz/12/ant_5.bin   #CC5\r
 134 #antC22=../usecase/mu0_20mhz/12/ant_6.bin   #CC5\r
 135 #antC23=../usecase/mu0_20mhz/12/ant_7.bin   #CC5\r
 136 #antC24=../usecase/mu0_20mhz/12/ant_8.bin   #CC6\r
 137 #antC25=../usecase/mu0_20mhz/12/ant_9.bin   #CC6\r
 138 #antC26=../usecase/mu0_20mhz/12/ant_10.bin  #CC6\r
 139 #antC27=../usecase/mu0_20mhz/12/ant_11.bin  #CC6\r
 140 #antC28=../usecase/mu0_20mhz/12/ant_12.bin  #CC7\r
 141 #antC29=../usecase/mu0_20mhz/12/ant_13.bin  #CC7\r
 142 #antC30=../usecase/mu0_20mhz/12/ant_14.bin  #CC7\r
 143 #antC31=../usecase/mu0_20mhz/12/ant_15.bin  #CC7\r
 144 #antC32=../usecase/mu0_20mhz/12/ant_0.bin   #CC8\r
 145 #antC33=../usecase/mu0_20mhz/12/ant_1.bin   #CC8\r
 146 #antC34=../usecase/mu0_20mhz/12/ant_2.bin   #CC8\r
 147 #antC35=../usecase/mu0_20mhz/12/ant_3.bin   #CC8\r
 148 #antC36=../usecase/mu0_20mhz/12/ant_4.bin   #CC9\r
 149 #antC37=../usecase/mu0_20mhz/12/ant_5.bin   #CC9\r
 150 #antC38=../usecase/mu0_20mhz/12/ant_6.bin   #CC9\r
 151 #antC39=../usecase/mu0_20mhz/12/ant_7.bin   #CC9\r
 152 #antC40=../usecase/mu0_20mhz/12/ant_8.bin   #CC10\r
 153 #antC41=../usecase/mu0_20mhz/12/ant_9.bin   #CC10\r
 154 #antC42=../usecase/mu0_20mhz/12/ant_10.bin  #CC10\r
 155 #antC43=../usecase/mu0_20mhz/12/ant_11.bin  #CC10\r
 156 #antC44=../usecase/mu0_20mhz/12/ant_12.bin  #CC11\r
 157 #antC45=../usecase/mu0_20mhz/12/ant_13.bin  #CC11\r
 158 #antC46=../usecase/mu0_20mhz/12/ant_14.bin  #CC11\r
 159 #antC47=../usecase/mu0_20mhz/12/ant_15.bin  #CC11\r
 160 \r
 161 rachEanble=0 # Enable (1)| disable (0) PRACH configuration\r
 162 prachConfigIndex=189 # PRACH config index as per TS36.211 - Table 5.7.1-2 : PRACH Configuration Index\r
 163 \r
 164 ## control of IQ byte order\r
 165 iqswap=0 #do swap of IQ before send buffer to eth\r
 166 nebyteorderswap=1 #do swap of byte order for each I and Q from CPU byte order to network byte order\r
 167 \r
 168 ##Debug\r
 169 debugStop=0 #stop app on 1pps boundary (gps_second % 30)\r
 170 debugStopCount=0 #if this value is >0 then stop app after x transmission packets, otherwise app will stop at 1pps boundary\r
 171 \r
 172 CPenable=1 #(1) C-Plane is enabled| (0) C-Plane is disabled\r
 173 c_plane_vlan_tag=1 #VLAN Tag used for C-Plane\r
 174 u_plane_vlan_tag=2 #VLAN Tag used for U-Plane\r
 175 \r
 176 ##RU Settings\r
 177 Tadv_cp_dl=25 #in us  TODO: update per RU implementation\r
 178               #C-Plane messages must arrive at the RU some amount of time in advance (Tcp_adv_dl) of the corresponding U-Plane messages\r
 179 \r
 180 #Reception Window C-plane DL\r
 181 T2a_min_cp_dl=400  #in us\r
 182 T2a_max_cp_dl=1120 #in us\r
 183 \r
 184 #Reception Window C-plane UL\r
 185 T2a_min_cp_ul=400 #in us\r
 186 T2a_max_cp_ul=1120 #in us\r
 187 \r
 188 #Reception Window U-plane\r
 189 T2a_min_up=200  # in us\r
 190 T2a_max_up=1120 # in us\r
 191 \r
 192 #Transmission Window\r
 193 Ta3_min=160 #in us\r
 194 Ta3_max=256 #in us\r
 195 \r
 196 ###########################################################\r
 197 ##lls-CU Settings\r
 198 #C-plane\r
 199 #Transmission Window Fast C-plane DL\r
 200 T1a_min_cp_dl=560\r
 201 T1a_max_cp_dl=800\r
 202 \r
 203 ##Transmission Window Fast C-plane UL\r
 204 T1a_min_cp_ul=480\r
 205 T1a_max_cp_ul=560\r
 206 \r
 207 #U-plane\r
 208 ##Transmission Window\r
 209 T1a_min_up=280\r
 210 T1a_max_up=400\r
 211 \r
 212 #Reception Window\r
 213 Ta4_min=0\r
 214 Ta4_max=360\r
 215 ###########################################################\r
 216 \r