docs/Setup-Configuration_fh.rst

   1 ..    Copyright (c) 2019-2022 Intel
   2 ..
   3 ..  Licensed under the Apache License, Version 2.0 (the "License");
   4 ..  you may not use this file except in compliance with the License.
   5 ..  You may obtain a copy of the License at
   6 ..
   7 ..      http://www.apache.org/licenses/LICENSE-2.0
   8 ..
   9 ..  Unless required by applicable law or agreed to in writing, software
  10 ..  distributed under the License is distributed on an "AS IS" BASIS,
  11 ..  WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.
  12 ..  See the License for the specific language governing permissions and
  13 ..  limitations under the License.
  14
  15 .. |br| raw:: html
  16
  17    <br />
  18
  19 Setup Configuration
  20 ===================
  21
  22 A.1 Setup Configuration
  23 -----------------------
  24 The configuration shown in Figure 26 shows how to set up a test
  25 environment to execute O-RAN scenarios where O-DU and 0-RU are simulated
  26 using the sample application. This setup allows development and
  27 prototyping as well as testing of O-RAN specific functionality. The O-DU
  28 side can be instantiated with a full 5G NR L1 reference as well. The
  29 configuration differences of the 5G NR l1app configuration are provided
  30 below. Steps for running the sample application on the O-DU side and
  31 0-RU side are the same, except configuration file options may be
  32 different.
  33
  34 .. image:: images/Setup-for-xRAN-Testing.jpg
  35   :width: 400
  36   :alt: Figure 26. Setup for O-RAN Testing
  37
  38 Figure 26. Setup for O-RAN Testing
  39
  40 .. image:: images/Setup-for-xRAN-Testing-with-PHY-and-Configuration-C3.jpg
  41   :width: 400
  42   :alt: Figure 27. Setup for O-RAN Testing with PHY and Configuration C3
  43
  44 Figure 27. Setup for O-RAN Testing with PHY and Configuration C3
  45
  46 A.2 Prerequisites
  47 -----------------
  48 Each server in Figure 26 requires the following:
  49
  50 -  Wolfpass server according to recommended BOM for FlexRAN such as
  51    Intel® Xeon® Skylake Gold 6148 FC-LGA3647 2.4 GHz 27.5 MB 150W 20
  52    cores (two sockets)
  53
  54 -  BIOS settings:
  55
  56     -  Intel® Virtualization Technology Enabled
  57
  58     -  Intel® VT for Directed I/O - Enabled
  59
  60     -  ACS Control - Enabled
  61
  62     -  Coherency Support - Disabled
  63
  64 -  Front Haul networking cards:
  65
  66     -  Intel® Ethernet Converged Network Adapter XL710-QDA2
  67
  68     -  Intel® Ethernet Converged Network Adapter XXV710-DA2
  69
  70     -  Intel® Ethernet Converged Network Adapter E810-CQDA2
  71
  72     -  Intel® FPGA Programmable Acceleration Card (Intel® FPGA PAC) N3000
  73
  74 -  Back (Mid) Haul networking card can be either:
  75
  76     -  Intel® Ethernet Connection X722 for 10GBASE-T
  77
  78     -  Intel® 82599ES 10-Gigabit SFI/SFP+ Network Connection
  79
  80     -  Other networking cards capable of HW timestamping for PTP synchronization.
  81
  82     -  Both Back (mid) Haul and Front Haul NIC require support for PTP HW timestamping.
  83
  84 The recommended configuration for NICs is::
  85
  86     ethtool -i enp33s0f0
  87     driver: i40e
  88     version: 2.14.13
  89     firmware-version: 8.20 0x80009bd4 1.2879.0
  90     expansion-rom-version:
  91     bus-info: 0000:21:00.0
  92     supports-statistics: yes
  93     supports-test: yes
  94     supports-eeprom-access: yes
  95     supports-register-dump: yes
  96     supports-priv-flags: yes
  97     ethtool -T enp33s0f0
  98     Time stamping parameters for enp33s0f0:
  99     Capabilities:
 100         hardware-transmit (SOF_TIMESTAMPING_TX_HARDWARE)
 101         software-transmit (SOF_TIMESTAMPING_TX_SOFTWARE)
 102         hardware-receive (SOF_TIMESTAMPING_RX_HARDWARE)
 103         software-receive (SOF_TIMESTAMPING_RX_SOFTWARE)
 104         software-system-clock (SOF_TIMESTAMPING_SOFTWARE)
 105         hardware-raw-clock (SOF_TIMESTAMPING_RAW_HARDWARE)
 106     PTP Hardware Clock: 4
 107     Hardware Transmit Timestamp Modes:
 108         off (HWTSTAMP_TX_OFF)
 109         on (HWTSTAMP_TX_ON)
 110     Hardware Receive Filter Modes:
 111         none (HWTSTAMP_FILTER_NONE)
 112         ptpv1-l4-sync (HWTSTAMP_FILTER_PTP_V1_L4_SYNC)
 113         ptpv1-l4-delay-req (HWTSTAMP_FILTER_PTP_V1_L4_DELAY_REQ)
 114         ptpv2-l4-event (HWTSTAMP_FILTER_PTP_V2_L4_EVENT)
 115         ptpv2-l4-sync (HWTSTAMP_FILTER_PTP_V2_L4_SYNC)
 116         ptpv2-l4-delay-req (HWTSTAMP_FILTER_PTP_V2_L4_DELAY_REQ)
 117         ptpv2-l2-event (HWTSTAMP_FILTER_PTP_V2_L2_EVENT)
 118         ptpv2-l2-sync (HWTSTAMP_FILTER_PTP_V2_L2_SYNC)
 119         ptpv2-l2-delay-req (HWTSTAMP_FILTER_PTP_V2_L2_DELAY_REQ)
 120         ptpv2-event (HWTSTAMP_FILTER_PTP_V2_EVENT)
 121         ptpv2-sync (HWTSTAMP_FILTER_PTP_V2_SYNC)
 122         ptpv2-delay-req (HWTSTAMP_FILTER_PTP_V2_DELAY_REQ)
 123
 124 The recommended configuration for Columbiaville NICs (base on Intel®
 125 Ethernet 800 Series (Columbiaville) CVL 2.3 release is::
 126
 127     ethtool -i enp81s0f0
 128     driver: ice
 129     version: 1.3.2
 130     firmware-version: 2.3 0x80005D18
 131     expansion-rom-version:
 132     bus-info: 0000:51:00.0
 133     supports-statistics: yes
 134     supports-test: yes
 135     supports-eeprom-access: yes
 136     supports-register-dump: yes
 137     supports-priv-flags: yes
 138     ethtool -T enp81s0f0
 139     Time stamping parameters for enp81s0f0:
 140     Capabilities:
 141         hardware-transmit (SOF_TIMESTAMPING_TX_HARDWARE)
 142         software-transmit (SOF_TIMESTAMPING_TX_SOFTWARE)
 143         hardware-receive (SOF_TIMESTAMPING_RX_HARDWARE)
 144         software-receive (SOF_TIMESTAMPING_RX_SOFTWARE)
 145         software-system-clock (SOF_TIMESTAMPING_SOFTWARE)
 146         hardware-raw-clock (SOF_TIMESTAMPING_RAW_HARDWARE)
 147     PTP Hardware Clock: 1
 148     Hardware Transmit Timestamp Modes:
 149         off (HWTSTAMP_TX_OFF)
 150         on (HWTSTAMP_TX_ON)
 151     Hardware Receive Filter Modes:
 152         none (HWTSTAMP_FILTER_NONE)
 153         all (HWTSTAMP_FILTER_ALL)
 154
 155     Recommended version of
 156     iavf driver 4.0.2
 157     ICE COMMS Package version 1.3.24.0
 158
 159 *Note*. If your firmware version does not match with the ones in the output
 160 images, you can download the correct version from the Intel Download
 161 Center. It is Intel's repository for the latest software and drivers
 162 for Intel products. The NVM Update Packages for Windows*, Linux*,
 163 ESX*, FreeBSD*, and EFI/EFI2 are located at:
 164
 165 ..
 166
 167 https://downloadcenter.intel.com/download/24769 (700 series)
 168
 169 https://downloadcenter.intel.com/download/29736 (E810 series)
 170
 171 PTP Grand Master is required to be available in the network to provide
 172 synchronization of both O-DU and RU to GPS time.
 173
 174 The software package includes Linux\* CentOS\* operating system and RT
 175 patch according to FlexRAN Reference Solution Cloud-Native Setup
 176 document (refer to Table 2). Only real-time HOST is required.
 177
 178 1. Install Intel® C++ Compiler v19.0.3
 179
 180 2. Download DPDK v20.11
 181
 182 3. Patch DPDK with FlexRAN BBDev patch as per given release.
 183
 184 4. Double check that FlexRAN DPDK patch includes changes below relevant
 185 to O-RAN Front haul::
 186
 187         For Fortville:
 188         diff --git a/drivers/net/i40e/i40e_ethdev.c b/drivers/net/i40e/i40e_ethdev.c
 189         index 85a6a86..236fbe0 100644
 190         --- a/drivers/net/i40e/i40e_ethdev.c
 191         +++ b/drivers/net/i40e/i40e_ethdev.c
 192         @@ -2207,7 +2207,7 @@ void i40e_flex_payload_reg_set_default(struct i40e_hw *hw)
 193             /* Map queues with MSIX interrupt */
 194             main_vsi->nb_used_qps = dev->data->nb_rx_queues -
 195                 pf->nb_cfg_vmdq_vsi * RTE_LIBRTE_I40E_QUEUE_NUM_PER_VM;
 196         -       i40e_vsi_queues_bind_intr(main_vsi, I40E_ITR_INDEX_DEFAULT);
 197         +       i40e_vsi_queues_bind_intr(main_vsi, I40E_ITR_INDEX_NONE);
 198             i40e_vsi_enable_queues_intr(main_vsi);
 199
 200             /* Map VMDQ VSI queues with MSIX interrupt */
 201         @@ -2218,6 +2218,10 @@ void i40e_flex_payload_reg_set_default(struct i40e_hw *hw)
 202                 i40e_vsi_enable_queues_intr(pf->vmdq[i].vsi);
 203             }
 204         +       i40e_aq_debug_write_global_register(hw,
 205         +                                       0x0012A504,
 206         +                                       0, NULL);
 207         +
 208             /* enable FDIR MSIX interrupt */
 209             if (pf->fdir.fdir_vsi) {
 210                 i40e_vsi_queues_bind_intr(pf->fdir.fdir_vsi,
 211         diff --git a/drivers/net/i40e/i40e_ethdev_vf.c b/drivers/net/i40e/i40e_ethdev_vf.c
 212         index 001c301..6f9ffdb 100644
 213         --- a/drivers/net/i40e/i40e_ethdev_vf.c
 214         +++ b/drivers/net/i40e/i40e_ethdev_vf.c
 215         @@ -640,7 +640,7 @@ struct rte_i40evf_xstats_name_off {
 216
 217             map_info = (struct virtchnl_irq_map_info *)cmd_buffer;
 218             map_info->num_vectors = 1;
 219         -       map_info->vecmap[0].rxitr_idx = I40E_ITR_INDEX_DEFAULT;
 220         +       map_info->vecmap[0].rxitr_idx = I40E_ITR_INDEX_NONE;
 221             map_info->vecmap[0].vsi_id = vf->vsi_res->vsi_id;
 222             /* Alway use default dynamic MSIX interrupt */
 223             map_info->vecmap[0].vector_id = vector_id;
 224         diff --git a/drivers/net/ixgbe/ixgbe_ethdev.c b/drivers/net/ixgbe/ixgbe_ethdev.c
 225         index 26b1927..018eb8f 100644
 226         --- a/drivers/net/ixgbe/ixgbe_ethdev.c
 227         +++ b/drivers/net/ixgbe/ixgbe_ethdev.c
 228         @@ -3705,7 +3705,7 @@ static int ixgbevf_dev_xstats_get_names(__rte_unused struct rte_eth_dev *dev,
 229                 * except for 82598EB, which remains constant.
 230                 */
 231                 if (dev_conf->txmode.mq_mode == ETH_MQ_TX_NONE &&
 232         -                               hw->mac.type != ixgbe_mac_82598EB)
 233         +                               hw->mac.type != ixgbe_mac_82598EB && hw->mac.type != ixgbe_mac_82599EB)
 234                     dev_info->max_tx_queues = IXGBE_NONE_MODE_TX_NB_QUEUES;
 235             }
 236             dev_info->min_rx_bufsize = 1024; /* cf BSIZEPACKET in SRRCTL register */
 237         diff --git a/lib/librte_eal/common/include/rte_dev.h b/lib/librte_eal/common/include/rte_dev.h
 238         old mode 100644
 239         new mode 100755
 240
 241         for Columbiaville
 242         diff --git a/drivers/net/ice/ice_ethdev.c b/drivers/net/ice/ice_ethdev.c
 243         index de189daba..d9aff341c 100644
 244         --- a/drivers/net/ice/ice_ethdev.c
 245         +++ b/drivers/net/ice/ice_ethdev.c
 246         @@ -2604,8 +2604,13 @@ __vsi_queues_bind_intr(struct ice_vsi *vsi, uint16_t msix_vect,
 247
 248                         PMD_DRV_LOG(INFO, "queue %d is binding to vect %d",
 249                                     base_queue + i, msix_vect);
 250         -               /* set ITR0 value */
 251         -               ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x10);
 252         +               /* set ITR0 value
 253         +                * Empirical configuration for optimal real time latency
 254         +                * reduced interrupt throttling to 2 ms
 255         +                * Columbiaville pre-PRQ : local patch subject to change
 256         +                */
 257         +               ICE_WRITE_REG(hw, GLINT_ITR(0, msix_vect), 0x1);
 258         +               ICE_WRITE_REG(hw, QRX_ITR(base_queue + i), QRX_ITR_NO_EXPR_M);
 259                         ICE_WRITE_REG(hw, QINT_RQCTL(base_queue + i), val);
 260                         ICE_WRITE_REG(hw, QINT_TQCTL(base_queue + i), val_tx);
 261                 }
 262
 263 5.Build and install DPDK::
 264
 265    See https://doc.dpdk.org/guides/prog_guide/build-sdk-meson.html
 266
 267 6.Make below file changes in dpdk that assure i40e to get best
 268 latency of packet processing::
 269
 270         --- i40e.h      2018-11-30 11:27:00.000000000 +0000
 271         +++ i40e_patched.h      2019-03-06 15:49:06.877522427 +0000
 272         @@ -451,7 +451,7 @@
 273
 274         #define I40E_QINT_RQCTL_VAL(qp, vector, nextq_type) \
 275             (I40E_QINT_RQCTL_CAUSE_ENA_MASK | \
 276         -       (I40E_RX_ITR << I40E_QINT_RQCTL_ITR_INDX_SHIFT) | \
 277         +       (I40E_ITR_NONE << I40E_QINT_RQCTL_ITR_INDX_SHIFT) | \
 278             ((vector) << I40E_QINT_RQCTL_MSIX_INDX_SHIFT) | \
 279             ((qp) << I40E_QINT_RQCTL_NEXTQ_INDX_SHIFT) | \
 280             (I40E_QUEUE_TYPE_##nextq_type << I40E_QINT_RQCTL_NEXTQ_TYPE_SHIFT))
 281
 282         --- i40e_main.c 2018-11-30 11:27:00.000000000 +0000
 283         +++ i40e_main_patched.c 2019-03-06 15:46:13.521518062 +0000
 284         @@ -15296,6 +15296,9 @@
 285                 pf->hw_features |= I40E_HW_HAVE_CRT_RETIMER;
 286             /* print a string summarizing features */
 287             i40e_print_features(pf);
 288         +
 289         +       /* write to this register to clear rx descriptor */
 290         +       i40e_aq_debug_write_register(hw, 0x0012A504, 0, NULL);
 291
 292             return 0;
 293
 294 A.3 Configuration of System
 295 ---------------------------
 296 1.Boot Linux with the following arguments::
 297
 298     cat /proc/cmdline
 299     BOOT_IMAGE=/vmlinuz-3.10.0-1062.12.1.rt56.1042.el7.x86_64 root=/dev/mapper/centos-root ro
 300     crashkernel=auto rd.lvm.lv=centos/root rd.lvm.lv=centos/swap intel_iommu=on iommu=pt
 301     usbcore.autosuspend=-1 selinux=0 enforcing=0 nmi_watchdog=0 softlockup_panic=0 audit=0
 302     intel_pstate=disable cgroup_memory=1 cgroup_enable=memory mce=off idle=poll
 303     hugepagesz=1G hugepages=16 hugepagesz=2M hugepages=0 default_hugepagesz=1G
 304     isolcpus=1-19,21-39 rcu_nocbs=1-19,21-39 kthread_cpus=0,20 irqaffinity=0,20
 305     nohz_full=1-19,21-39
 306
 307 2. Boot Linux with the following arguments for Icelake CPU::
 308
 309     cat /proc/cmdline
 310     BOOT_IMAGE=/vmlinuz-3.10.0-957.10.1.rt56.921.el7.x86_64
 311     root=/dev/mapper/centos-root ro crashkernel=auto rd.lvm.lv=centos/root
 312     rd.lvm.lv=centos/swap rhgb quiet intel_iommu=off usbcore.autosuspend=-1
 313     selinux=0 enforcing=0 nmi_watchdog=0 softlockup_panic=0 audit=0
 314     intel_pstate=disable cgroup_disable=memory mce=off hugepagesz=1G
 315     hugepages=40 hugepagesz=2M hugepages=0 default_hugepagesz=1G
 316     isolcpus=1-23,25-47 rcu_nocbs=1-23,25-47 kthread_cpus=0 irqaffinity=0
 317     nohz_full=1-23,25-47
 318
 319 3. Download from Intel Website and install updated version of i40e
 320 driver if needed. The current recommended version of i40e is 2.14.13.
 321 However, any latest version of i40e after 2.9.21 expected to be
 322 functional for O-RAN FH.
 323
 324 4. For Columbiaville download Intel® Ethernet 800 Series (Columbiaville)
 325 CVL2.3 B0/C0 Sampling Sample Validation Kit (SVK) from Intel Customer
 326 Content Library. The current recommended version of ICE driver is
 327 1.3.2 with ICE COMMS Package version 1.3.24.0. IAVF recommended
 328 version 4.0.2
 329
 330 5. Identify PCIe Bus address of the Front Haul NIC (Fortville)::
 331
 332     lspci|grep Eth
 333     86:00.0 Ethernet controller: Intel Corporation Ethernet Controller XXV710 for 25GbE SFP28 (rev 02)
 334     86:00.1 Ethernet controller: Intel Corporation Ethernet Controller XXV710 for 25GbE SFP28 (rev 02)
 335     88:00.0 Ethernet controller: Intel Corporation Ethernet Controller XXV710 for 25GbE SFP28 (rev 02)
 336     88:00.1 Ethernet controller: Intel Corporation Ethernet Controller XXV710 for 25GbE SFP28 (rev 02)
 337
 338 6. Identify PCIe Bus address of the Front Haul NIC (Columbiaville)::
 339
 340     lspci \|grep Eth
 341     18:00.0 Ethernet controller: Intel Corporation Device 1593 (rev 02)
 342     18:00.1 Ethernet controller: Intel Corporation Device 1593 (rev 02)
 343     18:00.2 Ethernet controller: Intel Corporation Device 1593 (rev 02)
 344     18:00.3 Ethernet controller: Intel Corporation Device 1593 (rev 02)
 345     51:00.0 Ethernet controller: Intel Corporation Device 1593 (rev 02)
 346     51:00.1 Ethernet controller: Intel Corporation Device 1593 (rev 02)
 347     51:00.2 Ethernet controller: Intel Corporation Device 1593 (rev 02)
 348     51:00.3 Ethernet controller: Intel Corporation Device 1593 (rev 02)
 349
 350 7. Identify the Ethernet device name::
 351
 352     ethtool -i enp33s0f0
 353     driver: i40e
 354     version: 2.14.13
 355     firmware-version: 8.20 0x80009bd4 1.2879.0
 356     expansion-rom-version:
 357     bus-info: 0000:21:00.0
 358     supports-statistics: yes
 359     supports-test: yes
 360     supports-eeprom-access: yes
 361     supports-register-dump: yes
 362     supports-priv-flags: yesEnable
 363
 364 or ::
 365
 366     ethtool -i enp81s0f0
 367     driver: ice
 368     version: 1.3.2
 369     firmware-version: 2.3 0x80005D18
 370     expansion-rom-version:
 371     bus-info: 0000:51:00.0
 372     supports-statistics: yes
 373     supports-test: yes
 374     supports-eeprom-access: yes
 375     supports-register-dump: yes
 376     supports-priv-flags: yes
 377
 378 8. Enable 3 virtual functions (VFs) on the each of two ports of each
 379 NIC::
 380
 381         #!/bin/bash
 382
 383         echo 0 > /sys/bus/pci/devices/0000\:88\:00.0/sriov_numvfs
 384         echo 0 > /sys/bus/pci/devices/0000\:88\:00.1/sriov_numvfs
 385
 386         echo 0 > /sys/bus/pci/devices/0000\:86\:00.0/sriov_numvfs
 387         echo 0 > /sys/bus/pci/devices/0000\:86\:00.1/sriov_numvfs
 388
 389         modprobe -r iavf
 390         modprobe iavf
 391
 392         echo 3 > /sys/bus/pci/devices/0000\:88\:00.0/sriov_numvfs
 393         echo 3 > /sys/bus/pci/devices/0000\:88\:00.1/sriov_numvfs
 394
 395         echo 3 > /sys/bus/pci/devices/0000\:86\:00.0/sriov_numvfs
 396         echo 3 > /sys/bus/pci/devices/0000\:86\:00.1/sriov_numvfs
 397
 398         a=8
 399
 400         if [ -z "$1" ]
 401         then
 402         b=0
 403         elif [ $1 -lt $a ]
 404         then
 405         b=$1
 406         else
 407         echo " Usage $0 qos with 0<= qos <= 7 with 0 as a default if no qos is provided"
 408         exit 1
 409         fi
 410
 411         #O-DU
 412         ip link set enp136s0f0 vf 0 mac 00:11:22:33:00:00 vlan 1 qos $b
 413         ip link set enp136s0f1 vf 0 mac 00:11:22:33:00:10 vlan 1 qos $b
 414
 415         ip link set enp136s0f0 vf 1 mac 00:11:22:33:01:00 vlan 2 qos $b
 416         ip link set enp136s0f1 vf 1 mac 00:11:22:33:01:10 vlan 2 qos $b
 417
 418         ip link set enp136s0f0 vf 2 mac 00:11:22:33:02:00 vlan 3 qos $b
 419         ip link set enp136s0f1 vf 2 mac 00:11:22:33:02:10 vlan 3 qos $b
 420
 421         #O-RU
 422         ip link set enp134s0f0 vf 0 mac 00:11:22:33:00:01 vlan 1 qos $b
 423         ip link set enp134s0f1 vf 0 mac 00:11:22:33:00:11 vlan 1 qos $b
 424
 425         ip link set enp134s0f0 vf 1 mac 00:11:22:33:01:01 vlan 2 qos $b
 426         ip link set enp134s0f1 vf 1 mac 00:11:22:33:01:11 vlan 2 qos $b
 427
 428         ip link set enp134s0f0 vf 2 mac 00:11:22:33:02:01 vlan 3 qos $b
 429         ip link set enp134s0f1 vf 2 mac 00:11:22:33:02:11 vlan 3 qos $b
 430
 431 where output is next::
 432
 433         ip link show
 434         ...
 435         9: enp134s0f0: <BROADCAST,MULTICAST,UP,LOWER_UP> mtu 1500 qdisc mq state UP mode DEFAULT group default qlen 1000
 436             link/ether 3c:fd:fe:b9:f9:60 brd ff:ff:ff:ff:ff:ff
 437             vf 0 MAC 00:11:22:33:00:01, vlan 1, spoof checking on, link-state auto, trust off
 438             vf 1 MAC 00:11:22:33:01:01, vlan 2, spoof checking on, link-state auto, trust off
 439             vf 2 MAC 00:11:22:33:02:01, vlan 3, spoof checking on, link-state auto, trust off
 440         11: enp134s0f1: <BROADCAST,MULTICAST,UP,LOWER_UP> mtu 1500 qdisc mq state UP mode DEFAULT group default qlen 1000
 441             link/ether 3c:fd:fe:b9:f9:61 brd ff:ff:ff:ff:ff:ff
 442             vf 0 MAC 00:11:22:33:00:11, vlan 1, spoof checking on, link-state auto, trust off
 443             vf 1 MAC 00:11:22:33:01:11, vlan 2, spoof checking on, link-state auto, trust off
 444             vf 2 MAC 00:11:22:33:02:11, vlan 3, spoof checking on, link-state auto, trust off
 445         12: enp136s0f0: <BROADCAST,MULTICAST,UP,LOWER_UP> mtu 1500 qdisc mq state UP mode DEFAULT group default qlen 1000
 446             link/ether 3c:fd:fe:b9:f8:b4 brd ff:ff:ff:ff:ff:ff
 447             vf 0 MAC 00:11:22:33:00:00, vlan 1, spoof checking on, link-state auto, trust off
 448             vf 1 MAC 00:11:22:33:01:00, vlan 2, spoof checking on, link-state auto, trust off
 449             vf 2 MAC 00:11:22:33:02:00, vlan 3, spoof checking on, link-state auto, trust off
 450         14: enp136s0f1: <BROADCAST,MULTICAST,UP,LOWER_UP> mtu 1500 qdisc mq state UP mode DEFAULT group default qlen 1000
 451             link/ether 3c:fd:fe:b9:f8:b5 brd ff:ff:ff:ff:ff:ff
 452             vf 0 MAC 00:11:22:33:00:10, vlan 1, spoof checking on, link-state auto, trust off
 453             vf 1 MAC 00:11:22:33:01:10, vlan 2, spoof checking on, link-state auto, trust off
 454             vf 2 MAC 00:11:22:33:02:10, vlan 3, spoof checking on, link-state auto, trust off
 455         ...
 456
 457
 458
 459
 460 More information about VFs supported by Intel NICs can be found at
 461 https://doc.dpdk.org/guides/nics/intel_vf.html.
 462
 463 The resulting configuration can look like the listing below, where six
 464 new VFs were added for each O-DU and O-RU port:::
 465
 466     lspci|grep Eth
 467     86:00.0 Ethernet controller: Intel Corporation Ethernet Controller XXV710 for 25GbE SFP28 (rev 02)
 468     86:00.1 Ethernet controller: Intel Corporation Ethernet Controller XXV710 for 25GbE SFP28 (rev 02)
 469     86:02.0 Ethernet controller: Intel Corporation Ethernet Virtual Function 700 Series (rev 02)
 470     86:02.1 Ethernet controller: Intel Corporation Ethernet Virtual Function 700 Series (rev 02)
 471     86:02.2 Ethernet controller: Intel Corporation Ethernet Virtual Function 700 Series (rev 02)
 472     86:0a.0 Ethernet controller: Intel Corporation Ethernet Virtual Function 700 Series (rev 02)
 473     86:0a.1 Ethernet controller: Intel Corporation Ethernet Virtual Function 700 Series (rev 02)
 474     86:0a.2 Ethernet controller: Intel Corporation Ethernet Virtual Function 700 Series (rev 02)
 475     88:00.0 Ethernet controller: Intel Corporation Ethernet Controller XXV710 for 25GbE SFP28 (rev 02)
 476     88:00.1 Ethernet controller: Intel Corporation Ethernet Controller XXV710 for 25GbE SFP28 (rev 02)
 477     88:02.0 Ethernet controller: Intel Corporation Ethernet Virtual Function 700 Series (rev 02)
 478     88:02.1 Ethernet controller: Intel Corporation Ethernet Virtual Function 700 Series (rev 02)
 479     88:02.2 Ethernet controller: Intel Corporation Ethernet Virtual Function 700 Series (rev 02)
 480     88:0a.0 Ethernet controller: Intel Corporation Ethernet Virtual Function 700 Series (rev 02)
 481     88:0a.1 Ethernet controller: Intel Corporation Ethernet Virtual Function 700 Series (rev 02)
 482     88:0a.2 Ethernet controller: Intel Corporation Ethernet Virtual Function 700 Series (rev 02)
 483
 484 9. Example where O-DU and O-RU simulation run on the same system:
 485
 486 O-DU:::
 487
 488         cat ./run_o_du.sh
 489         #! /bin/bash
 490
 491         ulimit -c unlimited
 492         echo 1 > /proc/sys/kernel/core_uses_pid
 493
 494         ./build/sample-app --usecasefile ./usecase/cat_b/mu1_100mhz/301/usecase_du.cfg --num_eth_vfs 6 \
 495         --vf_addr_o_xu_a "0000:88:02.0,0000:88:0a.0" \
 496         --vf_addr_o_xu_b "0000:88:02.1,0000:88:0a.1" \
 497         --vf_addr_o_xu_c "0000:88:02.2,0000:88:0a.2"
 498
 499
 500 O-RU::
 501
 502         cat ./run_o_ru.sh
 503         #! /bin/bash
 504         ulimit -c unlimited
 505         echo 1 > /proc/sys/kernel/core_uses_pid
 506
 507         ./build/sample-app --usecasefile ./usecase/cat_b/mu1_100mhz/301/usecase_ru.cfg --num_eth_vfs 6 \
 508         --vf_addr_o_xu_a "0000:86:02.0,0000:86:0a.0" \
 509         --vf_addr_o_xu_b "0000:86:02.1,0000:86:0a.1" \
 510         --vf_addr_o_xu_c "0000:86:02.2,0000:86:0a.2"
 511
 512
 513 Install and Configure Sample Application
 514 ========================================
 515
 516 To install and configure the sample application:
 517
 518 1. Set up the environment::
 519
 520     For Skylake and Cascadelake
 521     export GTEST_ROOT=pwd/gtest-1.7.0
 522     export RTE_SDK=pwd/dpdk-20.11
 523     export RTE_TARGET=x86_64-native-linuxapp-icc
 524     export DIR_WIRELESS_SDK_ROOT=pwd/wireless_sdk
 525     export WIRELESS_SDK_TARGET_ISA=avx512
 526     export SDK_BUILD=build-${WIRELESS_SDK_TARGET_ISA}-icc
 527     export DIR_WIRELESS_SDK=${DIR_WIRELESS_SDK_ROOT}/${SDK_BUILD}
 528     export MLOG_DIR=pwd/flexran_l1_sw/libs/mlog
 529     export XRAN_DIR=pwd/flexran_xran
 530
 531     for Icelake
 532     export GTEST_ROOT=pwd/gtest-1.7.0
 533     export RTE_SDK=pwd/dpdk-20.11
 534     export RTE_TARGET=x86_64-native-linuxapp-icc
 535     export DIR_WIRELESS_SDK_ROOT=pwd/wireless_sdk
 536     export WIRELESS_SDK_TARGET_ISA=snc
 537     export SDK_BUILD=build-${WIRELESS_SDK_TARGET_ISA}-icc
 538     export DIR_WIRELESS_SDK=${DIR_WIRELESS_SDK_ROOT}/${SDK_BUILD}
 539     export MLOG_DIR=pwd/flexran_l1_sw/libs/mlog
 540     export XRAN_DIR=pwd/flexran_xran
 541
 542 2. export FLEXRAN_SDK=${DIR_WIRELESS_SDK}/install Compile mlog library::
 543
 544     [turner@xran home]$ cd $MLOG_DIR
 545     [turner@xran xran]$ ./build.sh
 546
 547 3. Compile O-RAN library and test the application::
 548
 549     [turner@xran home]$ cd $XRAN_DIR
 550     [turner@xran xran]$ ./build.sh
 551
 552 4. Configure the sample app.
 553
 554 IQ samples can be generated using Octave\* and script
 555 libs/xran/app/gen_test.m. (CentOS\* has octave-3.8.2-20.el7.x86_64
 556 compatible with get_test.m)
 557
 558 Other IQ sample test vectors can be used as well. The format of IQ
 559 samples is binary int16_t I and Q for N slots of the OTA RF signal. For
 560 example, for mmWave, it corresponds to 792RE*2*14symbol*8slots*10 ms =
 561 3548160 bytes per antenna. Refer to comments in gen_test.m to correctly
 562 specify the configuration for IQ test vector generation.
 563
 564 Update usecase_du.dat (or usecase_ru.cfg) with a suitable configuration
 565 for your scenario.
 566
 567 Update config_file_o_du.dat (or config_file_o_ru.dat) with a suitable
 568 configuration for your scenario.
 569
 570 Update run_o_du.sh (run_o_ru.sh) with PCIe bus address of VF0 and VF1
 571 used for U-plane and C-plane correspondingly.
 572
 573 5. Run the application using run_o_du.sh (run_o_ru.sh).
 574
 575 Install and Configure FlexRAN 5G NR L1 Application
 576 ==================================================
 577
 578 The 5G NR layer 1 application can be used for executing the scenario for
 579 mmWave with either the RU sample application or just the O-DU side. The
 580 current release supports the constant configuration of the slot pattern
 581 and RB allocation on the PHY side. The build process follows the same
 582 basic steps as for the sample application above and is similar to
 583 compiling 5G NR l1app for mmWave with Front Haul FPGA. Please follow the
 584 general build process in the FlexRAN 5G NR Reference Solution L1 User
 585 Guide (refer to *Table 2*.)
 586
 587 1. O-RAN library is enabled by default l1 application:
 588
 589 2. Build the 5G NR L1 application using the command::
 590
 591     ./flexran_build.sh -r 5gnr_mmw -i avx512 -m sdk -m fb -m mlog –m wls -m
 592     5gnr_l1app_mmw -m xran -m 5gnr_testmac
 593
 594 3. Configure the L1app using bin/nr5g/gnb/l1/phycfg_xran.xml and
 595 xrancfg_sub6.xml (or other xml if it is mmwave or massive MIMO). ::
 596
 597     <XranConfig>
 598         <version>20.08</version>
 599             <!-- numbers of O-RU connected to O-DU. All O-RUs are the same capabilities. Max O-RUs is per XRAN_PORTS_NUM i.e. 4 -->
 600         <oRuNum>1</oRuNum>
 601         <!--  # 10G,25G,40G,100G speed of Physical connection on O-RU -->
 602         <oRuEthLinkSpeed>25</oRuEthLinkSpeed>
 603         <!--  # 1, 2, 3 total number of links per O-RU (Fronthaul Ethernet link in IOT spec) -->
 604         <oRuLinesNumber>1</oRuLinesNumber>
 605
 606         <!-- O-RU 0 -->
 607         <PciBusAddoRu0Vf0>0000:51:01.0</PciBusAddoRu0Vf0>
 608         <PciBusAddoRu0Vf1>0000:51:01.1</PciBusAddoRu0Vf1>
 609         <PciBusAddoRu0Vf2>0000:51:01.2</PciBusAddoRu0Vf2>
 610         <PciBusAddoRu0Vf3>0000:51:01.3</PciBusAddoRu0Vf3>
 611
 612         <!-- O-RU 1 -->
 613         <PciBusAddoRu1Vf0>0000:51:01.4</PciBusAddoRu1Vf0>
 614         <PciBusAddoRu1Vf1>0000:51:01.5</PciBusAddoRu1Vf1>
 615         <PciBusAddoRu1Vf2>0000:51:01.6</PciBusAddoRu1Vf2>
 616         <PciBusAddoRu1Vf3>0000:51:01.7</PciBusAddoRu1Vf3>
 617
 618         <!-- O-RU 2 -->
 619         <PciBusAddoRu2Vf0>0000:51:02.0</PciBusAddoRu2Vf0>
 620         <PciBusAddoRu2Vf1>0000:51:02.1</PciBusAddoRu2Vf1>
 621         <PciBusAddoRu2Vf2>0000:51:02.2</PciBusAddoRu2Vf2>
 622         <PciBusAddoRu2Vf3>0000:51:02.3</PciBusAddoRu2Vf3>
 623
 624         <!-- O-RU 4 -->
 625         <PciBusAddoRu3Vf0>0000:00:00.0</PciBusAddoRu3Vf0>
 626         <PciBusAddoRu3Vf1>0000:00:00.0</PciBusAddoRu3Vf1>
 627         <PciBusAddoRu3Vf2>0000:00:00.0</PciBusAddoRu3Vf2>
 628         <PciBusAddoRu3Vf3>0000:00:00.0</PciBusAddoRu3Vf3>
 629
 630         <!-- remote O-RU 0 Eth Link 0 VF0, VF1-->
 631         <oRuRem0Mac0>00:11:22:33:00:01<oRuRem0Mac0>
 632         <oRuRem0Mac1>00:11:22:33:00:11<oRuRem0Mac1>
 633         <!-- remote O-RU 0 Eth Link 1 VF2, VF3 -->
 634         <oRuRem0Mac2>00:11:22:33:00:21<oRuRem0Mac2>
 635         <oRuRem0Mac3>00:11:22:33:00:31<oRuRem0Mac3>
 636
 637         <!-- remote O-RU 1 Eth Link 0 VF4, VF5-->
 638         <oRuRem1Mac0>00:11:22:33:01:01<oRuRem1Mac0>
 639         <oRuRem1Mac1>00:11:22:33:01:11<oRuRem1Mac1>
 640         <!-- remote O-RU 1 Eth Link 1 VF6, VF7 -->
 641         <oRuRem1Mac2>00:11:22:33:01:21<oRuRem1Mac2>
 642         <oRuRem1Mac3>00:11:22:33:01:31<oRuRem1Mac3>
 643
 644         <!-- remote O-RU 2 Eth Link 0 VF8, VF9 -->
 645         <oRuRem2Mac0>00:11:22:33:02:01<oRuRem2Mac0>
 646         <oRuRem2Mac1>00:11:22:33:02:11<oRuRem2Mac1>
 647         <!-- remote O-RU 2 Eth Link 1 VF10, VF11-->
 648         <oRuRem2Mac2>00:11:22:33:02:21<oRuRem2Mac2>
 649         <oRuRem2Mac3>00:11:22:33:02:31<oRuRem2Mac3>
 650
 651         <!-- remote O-RU 2 Eth Link 0 VF12, VF13 -->
 652         <oRuRem3Mac0>00:11:22:33:03:01<oRuRem3Mac0>
 653         <oRuRem3Mac1>00:11:22:33:03:11<oRuRem3Mac1>
 654         <!-- remote O-RU 2 Eth Link 1 VF14, VF15-->
 655         <oRuRem3Mac2>00:11:22:33:03:21<oRuRem3Mac2>
 656         <oRuRem3Mac3>00:11:22:33:03:31<oRuRem3Mac3>
 657
 658         <!--  Number of cells (CCs) running on this O-RU  [1 - Cell , 2 - Cells, 3 - Cells , 4 - Cells ] -->
 659         <oRu0NumCc>1</oRu0NumCc>
 660         <!-- First Phy instance ID mapped to this O-RU CC0  -->
 661         <oRu0Cc0PhyId>0</oRu0Cc0PhyId>
 662         <!-- Second Phy instance ID mapped to this O-RU CC1 -->
 663         <oRu0Cc1PhyId>1</oRu0Cc1PhyId>
 664         <!-- Third Phy instance ID mapped to this O-RU CC2  -->
 665         <oRu0Cc2PhyId>2</oRu0Cc2PhyId>
 666         <!-- Forth Phy instance ID mapped to this O-RU CC3  -->
 667         <oRu0Cc3PhyId>3</oRu0Cc3PhyId>
 668             <!-- First Phy instance ID mapped to this O-RU CC0  -->
 669         <oRu0Cc4PhyId>4</oRu0Cc4PhyId>
 670         <!-- Second Phy instance ID mapped to this O-RU CC1 -->
 671         <oRu0Cc5PhyId>5</oRu0Cc5PhyId>
 672         <!-- Third Phy instance ID mapped to this O-RU CC2  -->
 673         <oRu0Cc6PhyId>6</oRu0Cc6PhyId>
 674         <!-- Forth Phy instance ID mapped to this O-RU CC3  -->
 675         <oRu0Cc7PhyId>7</oRu0Cc7PhyId>
 676         <!-- First Phy instance ID mapped to this O-RU CC0  -->
 677         <oRu0Cc8PhyId>8</oRu0Cc8PhyId>
 678         <!-- Second Phy instance ID mapped to this O-RU CC1 -->
 679         <oRu0Cc9PhyId>9</oRu0Cc9PhyId>
 680         <!-- Third Phy instance ID mapped to this O-RU CC2  -->
 681         <oRu0Cc10PhyId>10</oRuCc10PhyId>
 682         <!-- Forth Phy instance ID mapped to this O-RU CC3  -->
 683         <oRu0Cc11PhyId>11</oRu0Cc11PhyId>
 684
 685         <!--  Number of cells (CCs) running on this O-RU  [1 - Cell , 2 - Cells, 3 - Cells , 4 - Cells ] -->
 686         <oRu1NumCc>1</oRu1NumCc>
 687         <!-- First Phy instance ID mapped to this O-RU CC0  -->
 688         <oRu1Cc0PhyId>1</oRu1Cc0PhyId>
 689         <!-- Second Phy instance ID mapped to this O-RU CC1 -->
 690         <oRu1Cc1PhyId>1</oRu1Cc1PhyId>
 691         <!-- Third Phy instance ID mapped to this O-RU CC2  -->
 692         <oRu1Cc2PhyId>2</oRu1Cc2PhyId>
 693         <!-- Forth Phy instance ID mapped to this O-RU CC3  -->
 694         <oRu1Cc3PhyId>3</oRu1Cc3PhyId>
 695
 696         <!--  Number of cells (CCs) running on this O-RU  [1 - Cell , 2 - Cells, 3 - Cells , 4 - Cells ] -->
 697         <oRu2NumCc>1</oRu2NumCc>
 698         <!-- First Phy instance ID mapped to this O-RU CC0  -->
 699         <oRu2Cc0PhyId>2</oRu2Cc0PhyId>
 700         <!-- Second Phy instance ID mapped to this O-RU CC1 -->
 701         <oRu2Cc1PhyId>1</oRu2Cc1PhyId>
 702         <!-- Third Phy instance ID mapped to this O-RU CC2  -->
 703         <oRu2Cc2PhyId>2</oRu2Cc2PhyId>
 704         <!-- Forth Phy instance ID mapped to this O-RU CC3  -->
 705         <oRu2Cc3PhyId>3</oRu2Cc3PhyId>
 706
 707         <!-- XRAN Thread (core where the XRAN polling function is pinned: Core, priority, Policy [0: SCHED_FIFO 1: SCHED_RR] -->
 708         <xRANThread>19, 96, 0</xRANThread>
 709
 710         <!-- core mask for XRAN Packets Worker (core where the XRAN packet processing is pinned): Core, priority, Policy [0: SCHED_FIFO 1: SCHED_RR] -->
 711         <xRANWorker>0x0, 96, 0</xRANWorker>
 712         <!-- XRAN: Category of O-RU 0 - Category A, 1 - Category B -->
 713         <Category>0</Category>
 714
 715         <!-- XRAN: enable sleep on PMD cores -->
 716         <xranPmdSleep>0</xranPmdSleep>
 717
 718
 719         <!-- RU Settings -->
 720         <Tadv_cp_dl>25</Tadv_cp_dl>
 721         <!-- Reception Window C-plane DL-->
 722         <T2a_min_cp_dl>50</T2a_min_cp_dl>
 723         <T2a_max_cp_dl>140</T2a_max_cp_dl>
 724         <!-- Reception Window C-plane UL-->
 725         <T2a_min_cp_ul>50</T2a_min_cp_ul>
 726         <T2a_max_cp_ul>140</T2a_max_cp_ul>
 727         <!-- Reception Window U-plane -->
 728         <T2a_min_up>25</T2a_min_up>
 729         <T2a_max_up>140</T2a_max_up>
 730         <!-- Transmission Window U-plane -->
 731         <Ta3_min>20</Ta3_min>
 732         <Ta3_max>32</Ta3_max>
 733
 734         <!-- O-DU Settings -->
 735         <!-- MTU size -->
 736         <MTU>9600</MTU>
 737         <!-- VLAN Tag used for C-Plane -->
 738         <c_plane_vlan_tag>1</c_plane_vlan_tag>
 739         <u_plane_vlan_tag>2</u_plane_vlan_tag>
 740
 741         <!-- Transmission Window Fast C-plane DL -->
 742         <T1a_min_cp_dl>70</T1a_min_cp_dl>
 743         <T1a_max_cp_dl>100</T1a_max_cp_dl>
 744         <!-- Transmission Window Fast C-plane UL -->
 745         <T1a_min_cp_ul>60</T1a_min_cp_ul>
 746         <T1a_max_cp_ul>70</T1a_max_cp_ul>
 747         <!-- Transmission Window U-plane -->
 748         <T1a_min_up>35</T1a_min_up>
 749         <T1a_max_up>50</T1a_max_up>
 750         <!-- Reception Window U-Plane-->
 751         <Ta4_min>0</Ta4_min>
 752         <Ta4_max>45</Ta4_max>
 753
 754         <!-- Enable Control Plane -->
 755         <EnableCp>1</EnableCp>
 756
 757         <DynamicSectionEna>0</DynamicSectionEna>
 758         <!-- Enable Dynamic section allocation for UL -->
 759         <DynamicSectionEnaUL>0</DynamicSectionEnaUL>
 760         <xRANSFNWrap>0</xRANSFNWrap>
 761         <!-- Total Number of DL PRBs per symbol (starting from RB 0) that is transmitted (used for testing. If 0, then value is used from PHY_CONFIG_API) -->
 762         <xRANNumDLPRBs>0</xRANNumDLPRBs>
 763         <!-- Total Number of UL PRBs per symbol (starting from RB 0) that is received (used for testing. If 0, then value is used from PHY_CONFIG_API) -->
 764         <xRANNumULPRBs>0</xRANNumULPRBs>
 765         <!-- refer to alpha as defined in section 9.7.2 of O-RAN spec. this value should be alpha*(1/1.2288ns), range 0 - 1e7 (ns) -->
 766         <Gps_Alpha>0</Gps_Alpha>
 767         <!-- beta value as defined in section 9.7.2 of ORAN spec. range -32767 ~ +32767 -->
 768         <Gps_Beta>0</Gps_Beta>
 769
 770         <!-- XRAN: Compression mode on O-DU <-> O-RU 0 - no comp 1 - BFP -->
 771         <xranCompMethod>0</xranCompMethod>
 772
 773         <oRu0nPrbElemDl>1</oRu0nPrbElemDl>
 774         <!--nRBStart, nRBSize, nStartSymb, numSymb, nBeamIndex, bf_weight_update, compMethod, iqWidth, BeamFormingType, Scalefactor, REMask -->
 775         <!-- weight base beams -->
 776         <oRu0PrbElemDl0>0,48,0,14,1,1,1,9,1,0,0</oRu0PrbElemDl0>
 777         <oRu0PrbElemDl1>48,48,0,14,2,1,1,9,1,0,0</oRu0PrbElemDl1>
 778         <oRu0PrbElemDl2>96,48,0,14,3,1,1,9,1,0,0</oRu0PrbElemDl2>
 779         <oRu0PrbElemDl3>144,48,0,14,4,1,1,9,1,0,0</oRu0PrbElemDl3>
 780         <oRu0PrbElemDl4>144,36,0,14,5,1,1,9,1,0,0</oRu0PrbElemDl4>
 781         <oRu0PrbElemDl5>180,36,0,14,6,1,1,9,1,0,0</oRu0PrbElemDl5>
 782         <oRu0PrbElemDl6>216,36,0,14,7,1,1,9,1,0,0</oRu0PrbElemDl6>
 783         <oRu0PrbElemDl7>252,21,0,14,8,1,1,9,1,0,0</oRu0PrbElemDl7>
 784         <oRu0nPrbElemUl>1</nPrbElemUl>
 785         <!--nRBStart, nRBSize, nStartSymb, numSymb, nBeamIndex, bf_weight_update, compMethod, iqWidth, BeamFormingType, Scalefactor, REMask -->
 786         <!-- weight base beams -->
 787         <oRu0PrbElemUl0>0,48,0,14,1,1,1,9,1,0,0</oRu0PrbElemUl0>
 788         <oRu0PrbElemUl1>48,48,0,14,2,1,1,9,1,0,0</oRu0PrbElemUl1>
 789         <oRu0PrbElemUl2>72,36,0,14,3,1,1,9,1,0,0</oRu0PrbElemUl2>
 790         <oRu0PrbElemUl3>108,36,0,14,4,1,1,9,1,0,0</oRu0PrbElemUl3>
 791         <oRu0PrbElemUl4>144,36,0,14,5,1,1,9,1,0,0</oRu0PrbElemUl4>
 792         <oRu0PrbElemUl5>180,36,0,14,6,1,1,9,1,0,0</oRu0PrbElemUl5>
 793         <oRu0PrbElemUl6>216,36,0,14,7,1,1,9,1,0,0</oRu0PrbElemUl6>
 794         <oRu0PrbElemUl7>252,21,0,14,8,1,1,9,1,0,0</oRu0PrbElemUl7>
 795
 796     </XranConfig>
 797
 798 4. Modify bin/nr5g/gnb/l1/dpdk.sh (change PCIe addresses from VFs). ::
 799
 800     $RTE_SDK/usertools/dpdk-devbind.py --bind=vfio-pci 0000:21:02.0
 801     $RTE_SDK/usertools/dpdk-devbind.py --bind=vfio-pci 0000:21:02.1
 802
 803 5. Use configuration of test mac per::
 804
 805     /bin/nr5g/gnb.testmac/cascade_lake-sp/csxsp_mu1_100mhz_mmimo_hton_xran.cfg
 806     phystart 4 0 40200
 807     <!--   mmWave mu 3 100MHz                -->
 808     TEST_FD, 1002, 1, fd/mu3_100mhz/2/fd_testconfig_tst2.cfg
 809
 810
 811 6. To execute l1app with O-DU functionality according to O-RAN Fronthaul specification, enter::
 812
 813     [root@xran flexran] cd ./bin/nr5g/gnb/l1
 814     [root@xran l1]#./l1.sh –xran
 815
 816 where output corresponding L1 is::
 817
 818     [root@sc12-xran-sub6 l1]# ./l1.sh -xranmmw
 819     Radio mode with XRAN - mmWave 100Mhz
 820     DPDK WLS MODE
 821     kernel.sched_rt_runtime_us = -1
 822     kernel.shmmax = 2147483648
 823     kernel.shmall = 2147483648
 824     Note: Forwarding request to 'systemctl disable irqbalance.service'.
 825     using configuration file phycfg_xran_mmw.xml
 826     >> Running... ./l1app table 0 1 --cfgfile=phycfg_xran_mmw.xml
 827     FlexRAN SDK bblib_layerdemapping_5gnr version #DIRTY#
 828     FlexRAN SDK bblib_layermapping_5gnr version #DIRTY#
 829     FlexRAN SDK bblib_cestimate_5gnr_version #DIRTY#
 830     FlexRAN SDK bblib_pucch_cestimate_5gnr version #DIRTY#
 831     FlexRAN SDK bblib_llr_demapping version #DIRTY#
 832     FlexRAN SDK bblib_pdcch_remapping_5gnr_version version #DIRTY#
 833     FlexRAN SDK bblib_reed_muller version #DIRTY#
 834     FlexRAN SDK bblib_lte_modulation version #DIRTY#
 835     FlexRAN SDK bblib_polar_decoder_5gnr version #DIRTY#
 836     FlexRAN SDK bblib_polar_rate_dematching_5gnr version #DIRTY#
 837     FlexRAN SDK bblib_PhaseNoise_5G version #DIRTY#
 838     FlexRAN SDK bblib_mimo_mmse_detection_5gnr version #DIRTY#
 839     FlexRAN SDK bblib_fd_correlation version #DIRTY#
 840     FlexRAN SDK bblib_scramble_5gnr version #DIRTY#
 841     FlexRAN SDK bblib_pucch_equ_5gnr version #DIRTY#
 842     FlexRAN SDK bblib_ta_compensation_version_5gnr #DIRTY#
 843     FlexRAN SDK bblib_polar_encoder_5gnr version #DIRTY#
 844     FlexRAN SDK bblib_prach_5gnr version #DIRTY#
 845     FlexRAN SDK bblib_fft_ifft version #DIRTY#
 846     FlexRAN SDK bblib_pucch_5gnr version #DIRTY#
 847     FlexRAN SDK bblib_common version #DIRTY#
 848     FlexRAN SDK bblib_lte_crc version #DIRTY#
 849     FlexRAN SDK bblib_lte_dft_idft version #DIRTY#
 850     FlexRAN SDK bblib_irc_rnn_calculation_5gnr_version #DIRTY#
 851     FlexRAN SDK bblib_mmse_irc_mimo_5gnr_version #DIRTY#
 852     FlexRAN SDK bblib_srs_cestimate_5gnr version #DIRTY#
 853     FlexRAN SDK bblib_zf_matrix_gen version #DIRTY#
 854     FlexRAN SDK bblib_beamforming_dl_expand version #DIRTY#
 855     =========================
 856     5GNR PHY Application
 857     =========================
 858     ---------------------------
 859     PhyCfg.xml Version: 20.04
 860     ---------------------------
 861     --version=20.04
 862     --successiveNoApi=15
 863     --wls_dev_name=wls0
 864     --wlsMemorySize=0x3F600000
 865     --dlIqLog=0
 866     --ulIqLog=0
 867     --iqLogDumpToFile=0x0
 868     --phyMlog=1
 869     --phyStats=1
 870     --dpdkMemorySize=8192
 871     --dpdkIovaMode=0
 872     --dpdkBasebandFecMode=1
 873     --dpdkBasebandDevice=0000:1f:00.1
 874     --radioEnable=4
 875     --ferryBridgeMode=1
 876     --ferryBridgeEthPort=1
 877     --ferryBridgeSyncPorts=0
 878     --ferryBridgeOptCableLoopback=0
 879     --radioCfg0PCIeEthDev=0000:19:00.0
 880     --radioCfg0DpdkRx=1
 881     --radioCfg0DpdkTx=2
 882     --radioCfg0TxAnt=2
 883     --radioCfg0RxAnt=2
 884     --radioCfg0RxAgc=0
 885     --radioCfg0NumCell=1
 886     --radioCfg0Cell0PhyId=0
 887     --radioCfg0Cell1PhyId=1
 888     --radioCfg0Cell2PhyId=2
 889     --radioCfg0Cell3PhyId=3
 890     --radioCfg0Cell4PhyId=4
 891     --radioCfg0Cell5PhyId=5
 892     --radioCfg0riuMac=11:22:33:44:55:66
 893     --radioCfg1PCIeEthDev=0000:03:00.1
 894     --radioCfg1DpdkRx=1
 895     --radioCfg1DpdkTx=1
 896     --radioCfg1TxAnt=4
 897     --radioCfg1RxAnt=4
 898     --radioCfg1RxAgc=0
 899     --radioCfg1NumCell=1
 900     --radioCfg1Cell0PhyId=2
 901     --radioCfg1Cell1PhyId=3
 902     --radioCfg1Cell2PhyId=2
 903     --radioCfg1Cell3PhyId=3
 904     --radioCfg1riuMac=ac:1f:6b:2c:9f:07
 905     --radioCfg2PCIeEthDev=0000:05:00.0
 906     --radioCfg2DpdkRx=10
 907     --radioCfg2DpdkTx=11
 908     --radioCfg2TxAnt=4
 909     --radioCfg2RxAnt=4
 910     --radioCfg2RxAgc=0
 911     --radioCfg2NumCell=2
 912     --radioCfg2Cell0PhyId=4
 913     --radioCfg2Cell1PhyId=5
 914     --radioCfg2Cell2PhyId=2
 915     --radioCfg2Cell3PhyId=3
 916     --radioCfg2riuMac=ac:1f:6b:2c:9f:07
 917     --radioCfg3PCIeEthDev=0000:05:00.1
 918     --radioCfg3DpdkRx=12
 919     --radioCfg3DpdkTx=13
 920     --radioCfg3TxAnt=4
 921     --radioCfg3RxAnt=4
 922     --radioCfg3RxAgc=0
 923     --radioCfg3NumCell=2
 924     --radioCfg3Cell0PhyId=6
 925     --radioCfg3Cell1PhyId=7
 926     --radioCfg3Cell2PhyId=2
 927     --radioCfg3Cell3PhyId=3
 928     --radioCfg3riuMac=ac:1f:6b:2c:9f:07
 929     --radioCfg4PCIeEthDev=0000:00:08.0
 930     --radioCfg4DpdkRx=14
 931     --radioCfg4DpdkTx=15
 932     --radioCfg4TxAnt=4
 933     --radioCfg4RxAnt=4
 934     --radioCfg4RxAgc=0
 935     --radioCfg4NumCell=2
 936     --radioCfg4Cell0PhyId=8
 937     --radioCfg4Cell1PhyId=9
 938     --radioCfg4Cell2PhyId=2
 939     --radioCfg4Cell3PhyId=3
 940     --radioCfg4riuMac=ac:1f:6b:2c:9f:07
 941     --radioCfg5PCIeEthDev=0000:08:00.0
 942     --radioCfg5DpdkRx=16
 943     --radioCfg5DpdkTx=16
 944     --radioCfg5TxAnt=4
 945     --radioCfg5RxAnt=4
 946     --radioCfg5RxAgc=0
 947     --radioCfg5NumCell=2
 948     --radioCfg5Cell0PhyId=10
 949     --radioCfg5Cell1PhyId=11
 950     --radioCfg5Cell2PhyId=2
 951     --radioCfg5Cell3PhyId=3
 952     --radioCfg5riuMac=ac:1f:6b:2c:9f:07
 953     --radioCfg6PCIeEthDev=0000:00:05.0
 954     --radioCfg6DpdkRx=16
 955     --radioCfg6DpdkTx=16
 956     --radioCfg6TxAnt=4
 957     --radioCfg6RxAnt=4
 958     --radioCfg1RxAgc=0
 959     --radioCfg6NumCell=2
 960     --radioCfg6Cell0PhyId=12
 961     --radioCfg6Cell1PhyId=13
 962     --radioCfg6Cell2PhyId=2
 963     --radioCfg6Cell3PhyId=3
 964     --radioCfg6riuMac=ac:1f:6b:2c:9f:07
 965     --radioCfg7PCIeEthDev=0000:00:06.0
 966     --radioCfg7DpdkRx=16
 967     --radioCfg7DpdkTx=16
 968     --radioCfg7TxAnt=4
 969     --radioCfg7RxAnt=4
 970     --radioCfg7RxAgc=0
 971     --radioCfg7NumCell=2
 972     --radioCfg7Cell0PhyId=14
 973     --radioCfg7Cell1PhyId=15
 974     --radioCfg7Cell2PhyId=2
 975     --radioCfg7Cell3PhyId=3
 976     --radioCfg7riuMac=ac:1f:6b:2c:9f:07
 977     --radioPort0=0
 978     --radioPort1=1
 979     --radioPort2=2
 980     --radioPort3=3
 981     --radioPort4=4
 982     --radioPort5=5
 983     --radioPort6=6
 984     --radioPort7=7
 985     --PdschSymbolSplit=0
 986     --PdschDlWeightSplit=0
 987     --FecEncSplit=4
 988     --PuschChanEstSplit=0
 989     --PuschMmseSplit=0
 990     --PuschLlrRxSplit=0
 991     --PuschUlWeightSplit=0
 992     --FecDecEarlyTermDisable=0
 993     --FecDecNumIter=0
 994     --FecDecSplit=4
 995     --llrOutDecimalDigit=2
 996     --IrcEnableThreshold=-10
 997     --CEInterpMethod=0
 998     --PucchSplit=0
 999     --SrsCeSplit=0
1000     --prachDetectThreshold=10000
1001     --MlogSubframes=128
1002     --MlogCores=20
1003     --MlogSize=3084
1004     --systemThread=0, 0, 0
1005     --timerThread=0, 96, 0
1006     --xRANThread=4, 96, 0
1007     --xRANWorker=0x0, 96, 0
1008     --FpgaDriverCpuInfo=2, 96, 0
1009     --FrontHaulCpuInfo=3, 96, 0
1010     --radioDpdkMaster=2, 99, 0
1011     --BbuPoolSleepEnable=1
1012     --BbuPoolThreadCorePriority=94
1013     --BbuPoolThreadCorePolicy=0
1014     --BbuPoolThreadDefault_0_63=0x68
1015     --BbuPoolThreadDefault_64_127=0x0
1016     --BbuPoolThreadSrs_0_63=0x0
1017     --BbuPoolThreadSrs_64_127=0x0
1018     --BbuPoolThreadDlbeam_0_63=0x0
1019     --BbuPoolThreadDlbeam_64_127=0x0
1020     --BbuPoolThreadUrllc=8
1021     --FrontHaulTimeAdvance=9450
1022     --nEthPorts=459523
1023     --nPhaseCompFlag=1
1024     --nFecFpgaVersionMu3=0xFC101800
1025     --nFecFpgaVersionMu0_1=0x0319d420
1026     --nFhFpgaVersionMu3=0x8001000F
1027     --nFhFpgaVersionMu0_1=0x90010008
1028     --dpdkXranDeviceCP=0000:21:02.1
1029     --dpdkXranDeviceUP=0000:21:02.0
1030     --DuMac=00:11:22:33:44:66
1031     --RuMac=00:11:22:33:44:55
1032     --Category=0
1033     --xranPmdSleep=0
1034     --Tadv_cp_dl=25
1035     --T2a_min_cp_dl=50
1036     --T2a_max_cp_dl=140
1037     --T2a_min_cp_ul=50
1038     --T2a_max_cp_ul=140
1039     --T2a_min_up=25
1040     --T2a_max_up=140
1041     --Ta3_min=20
1042     --Ta3_max=32
1043     --MTU=9600
1044     --c_plane_vlan_tag=1
1045     --u_plane_vlan_tag=2
1046     --T1a_min_cp_dl=70
1047     --T1a_max_cp_dl=100
1048     --T1a_min_cp_ul=60
1049     --T1a_max_cp_ul=70
1050     --T1a_min_up=35
1051     --T1a_max_up=50
1052     --Ta4_min=0
1053     --Ta4_max=45
1054     --DynamicSectionEna=0
1055     --xRANSFNWrap=0
1056     --xRANNumDLPRBs=0
1057     --xRANNumULPRBs=0
1058     --Gps_Alpha=0
1059     --Gps_Beta=0
1060     --xranCompMethod=0
1061     --nPrbElemDl=0
1062     --PrbElemDl0=0,48,0,14,1,1,1,9,1
1063     --PrbElemDl1=48,48,0,14,2,1,1,9,1
1064     --PrbElemDl2=96,48,0,14,3,1,1,9,1
1065     --PrbElemDl3=144,48,0,14,4,1,1,9,1
1066     --PrbElemDl4=144,36,0,14,5,1,1,9,1
1067     --PrbElemDl5=180,36,0,14,6,1,1,9,1
1068     --PrbElemDl6=216,36,0,14,7,1,1,9,1
1069     --PrbElemDl7=252,21,0,14,8,1,1,9,1
1070     --nPrbElemUl=0
1071     --PrbElemUl0=0,48,0,14,1,1,1,9,1
1072     --PrbElemUl1=48,48,0,14,2,1,1,9,1
1073     --PrbElemUl2=72,36,0,14,3,1,1,9,1
1074     --PrbElemUl3=108,36,0,14,4,1,1,9,1
1075     --PrbElemUl4=144,36,0,14,5,1,1,9,1
1076     --PrbElemUl5=180,36,0,14,6,1,1,9,1
1077     --PrbElemUl6=216,36,0,14,7,1,1,9,1
1078     --PrbElemUl7=252,21,0,14,8,1,1,9,1
1079     --StreamStats=0
1080     --StreamIp=127.0.0.1
1081     --StreamPort=2000
1082
1083     wls_dev_filename: wls0
1084     phycfg_apply: Initialize Radio Interface with XRAN library
1085     Setting FecEncSplit to 1 to run on HW accelerator
1086     Setting FecDecSplit to 1 to run on HW accelerator
1087
1088     timer_set_tsc_freq_from_clock: System clock (rdtsc) resolution 1596249953 [Hz]
1089                                 Ticks per usec 1596
1090     MLogOpen: filename(l1mlog.bin) mlogSubframes (128), mlogCores(20), mlogSize(3084) mlog_mask (-1)
1091         mlogSubframes (128), mlogCores(20), mlogSize(3084)
1092         localMLogTimerInit
1093             System clock (rdtsc)  resolution 1596250020 [Hz]
1094             Ticks per us 1596
1095         MLog Storage: 0x7f6e5b0e3100 -> 0x7f6e5b86b52c [ 7898156 bytes ]
1096         localMLogFreqReg: 1596. Storing: 1596
1097         Mlog Open successful
1098
1099     di_xran_init
1100     di_xran_cfg_setup successful
1101     xran_init: MTU 9600
1102     BBDEV_FEC_ACCL_NR5G
1103     hw-accelerated bbdev 0000:1f:00.1
1104     total cores 40 c_mask 0x14 core 4 [id] system_core 2 [id] pkt_proc_core 0x0 [mask] pkt_aux_core 0 [id] timing_core 4 [id]
1105     xran_ethdi_init_dpdk_io: Calling rte_eal_init:wls0 -c 0x14 -n2 --iova-mode=pa --socket-mem=8192 --socket-limit=8192 --proc-type=auto --file-prefix wls0 -w 0000:00:00.0 -w 0000:1f:00.1
1106     EAL: Detected 40 lcore(s)
1107     EAL: Detected 1 NUMA nodes
1108     EAL: Auto-detected process type: PRIMARY
1109     EAL: Multi-process socket /var/run/dpdk/wls0/mp_socket
1110     EAL: Selected IOVA mode 'PA'
1111     EAL: No available hugepages reported in hugepages-2048kB
1112     EAL: Probing VFIO support...
1113     EAL: VFIO support initialized
1114     EAL: PCI device 0000:1f:00.1 on NUMA socket 0
1115     EAL:   probe driver: 8086:d90 intel_fpga_5gnr_fec_vf
1116     EAL:   using IOMMU type 1 (Type 1)
1117     EAL: PCI device 0000:21:02.0 on NUMA socket 0
1118     EAL:   probe driver: 8086:154c net_i40e_vf
1119     initializing port 0 for TX, drv=net_i40e_vf
1120     Port 0 MAC: 00 11 22 33 44 66
1121     Port 0: nb_rxd 4096 nb_txd 4096
1122
1123     Checking link status portid [0]  EAL: PCI device 0000:21:02.1 on NUMA socket 0
1124     EAL:   probe driver: 8086:154c net_i40e_vf
1125     initializing port 1 for TX, drv=net_i40e_vf
1126     Port 1 MAC: 00 11 22 33 44 66
1127     Port 1: nb_rxd 4096 nb_txd 4096
1128     Checking link status portid [1]  vf 0 local  SRC MAC: 00 11 22 33 44 66
1129     vf 0 remote DST MAC: 00 11 22 33 44 55
1130     vf 1 local  SRC MAC: 00 11 22 33 44 66
1131     vf 1 remote DST MAC: 00 11 22 33 44 55
1132     xran_init successful, pHandle = 0x5581f440
1133     bbdev_init:
1134     Socket ID: 0
1135     FEC is accelerated through BBDEV:  0000:1f:00.1
1136     wls_layer_init[wls0] nWlsMemorySize[1063256064]
1137     wls_lib: Open wls0 (DPDK memzone)
1138     wls_lib: WLS_Open 0x2bf600000
1139     wls_lib: link: 0 <-> 1
1140     wls_lib: Mode 0
1141     wls_lib: WLS shared management memzone: wls0
1142     wls_lib: hugePageSize on the system is 1073741824
1143     wls_lib: WLS_Alloc [1063256064] bytes
1144
1145
1146     ===========================================================================================================
1147     PHY VERSION
1148     ===========================================================================================================
1149     Version: #DIRTY#
1150     IMG-date: Apr 27 2020
1151     IMG-time: 12:54:54
1152     ===========================================================================================================
1153     DEPENDENCIES VERSIONS
1154     ===========================================================================================================
1155     FlexRAN BBU pooling version #DIRTY#
1156     FlexRAN SDK bblib_layerdemapping_5gnr version #DIRTY#
1157     FlexRAN SDK bblib_layermapping_5gnr version #DIRTY#
1158     FlexRAN SDK bblib_cestimate_5gnr_version #DIRTY#
1159     FlexRAN SDK bblib_pucch_cestimate_5gnr version #DIRTY#
1160     FlexRAN SDK bblib_llr_demapping version #DIRTY#
1161     FlexRAN SDK bblib_pdcch_remapping_5gnr_version version #DIRTY#
1162     FlexRAN SDK bblib_reed_muller version #DIRTY#
1163     FlexRAN SDK bblib_lte_modulation version #DIRTY#
1164     FlexRAN SDK bblib_polar_decoder_5gnr version #DIRTY#
1165     FlexRAN SDK bblib_polar_rate_dematching_5gnr version #DIRTY#
1166     FlexRAN SDK bblib_PhaseNoise_5G version #DIRTY#
1167     FlexRAN SDK bblib_mimo_mmse_detection_5gnr version #DIRTY#
1168     FlexRAN SDK bblib_fd_correlation version #DIRTY#
1169     FlexRAN SDK bblib_scramble_5gnr version #DIRTY#
1170     FlexRAN SDK bblib_pucch_equ_5gnr version #DIRTY#
1171     FlexRAN SDK bblib_ta_compensation_version_5gnr #DIRTY#
1172     FlexRAN SDK bblib_polar_encoder_5gnr version #DIRTY#
1173     FlexRAN SDK bblib_prach_5gnr version #DIRTY#
1174     FlexRAN SDK bblib_fft_ifft version #DIRTY#
1175     FlexRAN SDK bblib_pucch_5gnr version #DIRTY#
1176     FlexRAN SDK bblib_lte_crc version #DIRTY#
1177     FlexRAN SDK bblib_common version #DIRTY#
1178     ===========================================================================================================
1179
1180     ===========================================================================================================
1181     Non BBU threads in application
1182     ===========================================================================================================
1183     nr5g_gnb_phy2mac_api_proc_stats_thread: [PID: 112583] binding on [CPU  0] [PRIO:  0] [POLICY:  1]
1184     wls_rx_handler (non-rt):                [PID: 112587] binding on [CPU  0]
1185     ===========================================================================================================
1186     PHY>welcome to application console
1187     PHY>Received MSG_TYPE_PHY_UL_IQ_SAMPLES
1188     Processing MSG_TYPE_PHY_UL_IQ_SAMPLES: 0
1189     phydi_read_write_iq_samples: direction[1] nNumerologyMult[8] fftSize[1024, 11088, SRS: 792] numSubframe[80] numAntenna[2] numPorts[2] nIsRadioMode[1] carrNum[0] TimerModeFreqDomain[1] PhaseCompensationEnable[0] filename_in_ul_iq[/home/turner/xran/master/npg_wireless-flexran_l1_5g_test/fd/mu3_100mhz/2/../../../ul/mu3_100mhz/1/uliq00_tst1.bin] filename_in_prach_iq[]
1190     Received MSG_TYPE_PHY_CONFIG_REQ: 0
1191     Processing MSG_TYPE_PHY_CONFIG_REQ: 0
1192     phy_bbupool_set_config: Using cores: 0x0000000000000068 for BBU Pool nBbuPoolSleepEnable: 1
1193     BBU Pooling: queueId = 0, the according nCoreNum = 3, the according cpuSetMask = 0x68
1194     BBU Pooling: gCoreIdxMap[0] = 3 is available!
1195     BBU Pooling: gCoreIdxMap[1] = 5 is available!
1196     BBU Pooling: gCoreIdxMap[2] = 6 is available!
1197     BBU Pooling: taskId =  0 taskName =     DL_L1_CONFIG is registered
1198     BBU Pooling: taskId =  1 taskName =   DL_L1_PDSCH_TB is registered
1199     BBU Pooling: taskId =  2 taskName = DL_L1_PDSCH_SCRAMBLER is registered
1200     BBU Pooling: taskId =  3 taskName = DL_L1_PDSCH_SYMBOL_TX is registered
1201     BBU Pooling: taskId =  4 taskName = DL_L1_PDSCH_RS_GEN is registered
1202     BBU Pooling: taskId =  5 taskName = DL_L1_CONTROL_CHANNELS is registered
1203     BBU Pooling: taskId =  6 taskName =     UL_L1_CONFIG is registered
1204     BBU Pooling: taskId =  7 taskName =  UL_L1_PUSCH_CE0 is registered
1205     BBU Pooling: taskId =  8 taskName =  UL_L1_PUSCH_CE7 is registered
1206     BBU Pooling: taskId =  9 taskName = UL_L1_PUSCH_MMSE0_PRE is registered
1207     BBU Pooling: taskId = 10 taskName = UL_L1_PUSCH_MMSE7_PRE is registered
1208     BBU Pooling: taskId = 11 taskName = UL_L1_PUSCH_MMSE0 is registered
1209     BBU Pooling: taskId = 12 taskName = UL_L1_PUSCH_MMSE7 is registered
1210     BBU Pooling: taskId = 13 taskName =  UL_L1_PUSCH_LLR is registered
1211     BBU Pooling: taskId = 14 taskName = UL_L1_PUSCH_DECODE is registered
1212     BBU Pooling: taskId = 15 taskName =   UL_L1_PUSCH_TB is registered
1213     BBU Pooling: taskId = 16 taskName =      UL_L1_PUCCH is registered
1214     BBU Pooling: taskId = 17 taskName =      UL_L1_PRACH is registered
1215     BBU Pooling: taskId = 18 taskName =        UL_L1_SRS is registered
1216     BBU Pooling: taskId = 19 taskName =       DL_L1_POST is registered
1217     BBU Pooling: taskId = 20 taskName =       UL_L1_POST is registered
1218     BBU Pooling: next taskList of     DL_L1_CONFIG:    DL_L1_PDSCH_TB    DL_L1_PDSCH_RS_GEN    DL_L1_CONTROL_CHANNELS
1219     BBU Pooling: next taskList of   DL_L1_PDSCH_TB:               N/A
1220
1221     BBU Pooling: next taskList of DL_L1_PDSCH_SCRAMBLER:  DL_L1_PDSCH_SYMBOL_TX
1222     BBU Pooling: next taskList of DL_L1_PDSCH_SYMBOL_TX:        DL_L1_POST
1223     BBU Pooling: next taskList of DL_L1_PDSCH_RS_GEN:  DL_L1_PDSCH_SYMBOL_TX
1224     BBU Pooling: next taskList of DL_L1_CONTROL_CHANNELS:        DL_L1_POST
1225     BBU Pooling: next taskList of     UL_L1_CONFIG:        UL_L1_POST
1226     BBU Pooling: next taskList of  UL_L1_PUSCH_CE0:  UL_L1_PUSCH_MMSE0    UL_L1_PUSCH_MMSE7
1227     BBU Pooling: next taskList of  UL_L1_PUSCH_CE7:  UL_L1_PUSCH_MMSE7
1228     BBU Pooling: next taskList of UL_L1_PUSCH_MMSE0_PRE:  UL_L1_PUSCH_MMSE0    UL_L1_PUSCH_MMSE7
1229     BBU Pooling: next taskList of UL_L1_PUSCH_MMSE7_PRE:  UL_L1_PUSCH_MMSE7
1230     BBU Pooling: next taskList of UL_L1_PUSCH_MMSE0:   UL_L1_PUSCH_LLR
1231     BBU Pooling: next taskList of UL_L1_PUSCH_MMSE7:   UL_L1_PUSCH_LLR
1232     BBU Pooling: next taskList of  UL_L1_PUSCH_LLR:  UL_L1_PUSCH_DECODE
1233     BBU Pooling: next taskList of UL_L1_PUSCH_DECODE:               N/A
1234
1235     BBU Pooling: next taskList of   UL_L1_PUSCH_TB:        UL_L1_POST
1236     BBU Pooling: next taskList of      UL_L1_PUCCH:        UL_L1_POST
1237     BBU Pooling: next taskList of      UL_L1_PRACH:        UL_L1_POST
1238     BBU Pooling: next taskList of        UL_L1_SRS:        UL_L1_POST
1239     BBU Pooling: next taskList of       DL_L1_POST:               N/A
1240
1241     BBU Pooling: next taskList of       UL_L1_POST:               N/A
1242
1243     enter RtThread Launch
1244     3 thread associated with queue 0:coreIdx 0 1 2
1245     Leave RtThread Launch
1246     launching Thread 0 Queue 0 uCoreIdx 0 CoreId 3 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
1247
1248     launching Thread 1 Queue 0 uCoreIdx 1 CoreId 5 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
1249
1250     launching Thread 2 Queue 0 uCoreIdx 2 CoreId 6 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
1251
1252     bbupool_core_main: the server's coreNum = 40, the nCore = 3,nRtCoreMask = 0x68, the nFeIfCore = 0,nFeIfCoreMask = 0x0
1253     bbupool_core_main pthread_setaffinity_np succeed: coreId = 0, result = 0
1254     nr5g_gnb_mac2phy_api_proc_print_phy_init [0]:
1255         nCarrierIdx: 0
1256         nDMRSTypeAPos: 2
1257         nPhyCellId: 100
1258         nDLAbsFrePointA: 27968160
1259         nULAbsFrePointA: 27968160
1260         nDLBandwidth: 100
1261         nULBandwidth: 100
1262         nDLFftSize: 1024
1263         nULFftSize: 1024
1264         nSSBPwr: 0
1265         nSSBAbsFre: 0
1266         nSSBPeriod: 2
1267         nSSBSubcSpacing: 3
1268         nSSBSubcOffset: 0
1269         nSSBPrbOffset: 0
1270         nMIB[0]: 255
1271         nMIB[1]: 255
1272         nMIB[2]: 255
1273         nDLK0: 0
1274         nULK0: 0
1275         nSSBMask[0]: 63
1276         nSSBMask[1]: 0
1277         nNrOfTxAnt: 2
1278         nNrOfRxAnt: 2
1279         nNrOfDLPorts: 2
1280         nNrOfULPorts: 2
1281         nCarrierAggregationLevel: 0
1282         nFrameDuplexType: 1
1283         nSubcCommon: 3
1284         nTddPeriod: 5 (TDD)
1285         SlotConfig:
1286             Slot Sym 0 Sym 1 Sym 2 Sym 3 Sym 4 Sym 5 Sym 6 Sym 7 Sym 8 Sym 9 Sym10 Sym11 Sym12 Sym13
1287             0   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
1288             1   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
1289             2   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
1290             3   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    GD    GD    UL    UL
1291             4   UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL
1292
1293         nPrachConfIdx: 81
1294         nPrachSubcSpacing: 3
1295         nPrachZeroCorrConf: 2
1296         nPrachRestrictSet: 0
1297         nPrachRootSeqIdx: 0
1298         nPrachFreqStart: 0
1299         nPrachFdm: 1
1300         nPrachSsbRach: 0
1301         nPrachNrofRxRU: 2
1302         nCyclicPrefix: 0
1303         nGroupHopFlag: 0
1304         nSequenceHopFlag: 0
1305         nHoppingId: 0
1306     read_table: File table/common/pss_table.bin of size 381 read_size: 381
1307     read_table: File table/common/sss_table.bin of size 128016 read_size: 128016
1308     read_table: File table/common/srs_zc_36_plus.bin of size 905916 read_size: 905916
1309     read_table: File table/common/pucch_zc_36_plus.bin of size 383040 read_size: 383040
1310     read_table: File table/common/srs_wiener_sinc_comb2.bin of size 81216 read_size: 81216
1311     read_table: File table/common/srs_wiener_sinc_comb4.bin of size 81216 read_size: 81216
1312     BBU Pooling Info: maximum period length was configured, preMaxSF = 8000, postMasSF = 8000
1313     set_slot_type SlotPattern:
1314         Slot:       0    1    2    3    4
1315             0      DL   DL   DL   SP   UL
1316
1317     PHYDI-INIT[from 0] PhyInstance: 0
1318
1319     ---------------------------------------------------------
1320     Global Variables:
1321     ---------------------------------------------------------
1322     gCarrierAggLevel:                    0
1323     gCarrierAggLevelInit:                1
1324     gSupportedAVX2                       1
1325     ---------------------------------------------------------
1326
1327     Received MSG_TYPE_PHY_START_REQ: 0
1328     Processing MSG_TYPE_PHY_START_REQ: 0
1329
1330     xran_max_frame 99
1331     XRAN_UP_VF: 0x0000
1332     XRAN_CP_VF: 0x0001
1333     xran_timing_source_thread [CPU  4] [PID: 112582]
1334     O-DU: thread_run start time: 04/27/20 20:20:33.000000010 UTC [125]
1335     Start C-plane DL 25 us after TTI  [trigger on sym 3]
1336     Start C-plane UL 55 us after TTI  [trigger on sym 7]
1337     Start U-plane DL 50 us before OTA [offset  in sym -5]
1338     Start U-plane UL 45 us OTA        [offset  in sym 6]
1339     C-plane to U-plane delay 25 us after TTI
1340     Start Sym timer 8928 ns
1341     interval_us 125
1342     PHYDI-START[from 0] PhyInstance: 0, Mode: 4, Count: 100040207, Period: 0, NumSlotPerSfn: 80
1343     gnb_start_xran: gxRANStarted[0] CC 1 Ant 4 AntElm 0
1344     XRAN front haul xran_mm_init
1345     xran_sector_get_instances [0]: CC 0 handle 0x7f6e397307c0
1346     Handle: 0x1994ce00 Instance: 0x7f6e397307c0
1347     gnb_start_xran [0]: CC 0 handle 0x7f6e397307c0
1348     Sucess xran_mm_init Instance 0x7f6e397307c0
1349     nSectorNum 1
1350     ru_0_cc_0_idx_0: [ handle 0x7f6e397307c0 0 0 ] [nPoolIndex 0] nNumberOfBuffers 2240 nBufferSize 5856
1351     CC:[ handle 0x7f6e397307c0 ru 0 cc_idx 0 ] [nPoolIndex 0] mb pool 0x2e817b900
1352     ru_0_cc_0_idx_1: [ handle 0x7f6e397307c0 0 0 ] [nPoolIndex 1] nNumberOfBuffers 35840 nBufferSize 24
1353     CC:[ handle 0x7f6e397307c0 ru 0 cc_idx 0 ] [nPoolIndex 1] mb pool 0x2e7266c40
1354     ru_0_cc_0_idx_2: [ handle 0x7f6e397307c0 0 0 ] [nPoolIndex 2] nNumberOfBuffers 2240 nBufferSize 48416
1355     CC:[ handle 0x7f6e397307c0 ru 0 cc_idx 0 ] [nPoolIndex 2] mb pool 0x2e5cb4600
1356     ru_0_cc_0_idx_3: [ handle 0x7f6e397307c0 0 0 ] [nPoolIndex 3] nNumberOfBuffers 2240 nBufferSize 5856
1357     CC:[ handle 0x7f6e397307c0 ru 0 cc_idx 0 ] [nPoolIndex 3] mb pool 0x2df2872c0
1358     ru_0_cc_0_idx_4: [ handle 0x7f6e397307c0 0 0 ] [nPoolIndex 4] nNumberOfBuffers 35840 nBufferSize 24
1359     CC:[ handle 0x7f6e397307c0 ru 0 cc_idx 0 ] [nPoolIndex 4] mb pool 0x2de372600
1360     ru_0_cc_0_idx_5: [ handle 0x7f6e397307c0 0 0 ] [nPoolIndex 5] nNumberOfBuffers 2240 nBufferSize 48416
1361     CC:[ handle 0x7f6e397307c0 ru 0 cc_idx 0 ] [nPoolIndex 5] mb pool 0x2dcdbffc0
1362     ru_0_cc_0_idx_6: [ handle 0x7f6e397307c0 0 0 ] [nPoolIndex 6] nNumberOfBuffers 2240 nBufferSize 8192
1363     CC:[ handle 0x7f6e397307c0 ru 0 cc_idx 0 ] [nPoolIndex 6] mb pool 0x2d6392c80
1364     gnb_init_xran_cp
1365     init xran successfully
1366     ----------------------------------------------------------------------------
1367     mem_mgr_display_size:
1368         Num Memory Alloc:            5,186
1369         Total Memory Size:   4,389,524,920
1370     ----------------------------------------------------------------------------
1371
1372
1373     BBU Pooling: enter multicell Activate!
1374     BBU Pooling Info: bbupool rt thread start on CoreIdx 2 coreId 6 at 547270377116554 at sf=0 with queue 0 successfully
1375     BBU Pooling: active result: Q_id = 0,currenSf = 0, curCellNum = 0, activesfn = 4, CellNumInActSfn = 1
1376     BBU Pooling: multiCell Activate sucessfully!
1377     BBU Pooling Info: bbupool rt thread start on CoreIdx 0 coreId 3 at 547270377104408 at sf=0 with queue 0 successfully
1378     BBU Pooling Info: bbupool rt thread start on CoreIdx 1 coreId 5 at 547270377117634 at sf=0 with queue 0 successfully
1379     phy_bbupool_rx_handler: PhyId[0] nSfIdx[4] frame,slot[0,5] gNumSlotPerSfn[80]
1380     ==== l1app Time: 5001 ms NumCarrier: 1 NumBbuCores: 3  rxPcktCnt: 93621 rachPcktCnt 46811 Total Proc Time: [ 62.00.. 98.39..209.00] usces====
1381     ==== [o-du][rx 619683 pps 123936 kbps 2621619][tx 1996407 pps 399281 kbps 9181862] [on_time 619683 early 0 late 0 corrupt 0 pkt_dupl 16 Total 619683] IO Util: 79.61 %
1382
1383
1384 7. To execute testmac with O-DU functionality according to O-RAN Fronthaul specification, enter::
1385
1386       [root@xran flexran] cd ./bin/nr5g/gnb/testmac
1387
1388
1389 8. To execute test case type::
1390
1391       ./l2.sh
1392       --testfile=./cascade_lake-sp/csxsp_mu1_100mhz_mmimo_hton_xran.cfg
1393
1394
1395 where output corresponding to Test MAC::
1396
1397     [root@sc12-xran-sub6 testmac]# ./l2.sh --testfile=./cascade_lake-sp/csxsp_mu1_100mhz_mmimo_hton_xran.cfg
1398     kernel.sched_rt_runtime_us = -1
1399     kernel.shmmax = 2147483648
1400     kernel.shmall = 2147483648
1401     Note: Forwarding request to 'systemctl disable irqbalance.service'.
1402     start 5GNR Test MAC
1403     =========================
1404     5GNR Testmac Application
1405     =========================
1406     testmac_cfg_set_cfg_filename: Coult not find string 'cfgfile' in command line. Using default File: testmac_cfg.xml
1407     ---------------------------
1408     TestMacCfg.xml Version: 20.04
1409     ---------------------------
1410     --version=20.04
1411     --wls_dev_name=wls0
1412     --wlsMemorySize=0x3F600000
1413     --dpdkIovaMode=0
1414     --PhyStartMode=1
1415     --PhyStartPeriod=40
1416     --PhyStartCount=0
1417     --MlogSubframes=128
1418     --MlogCores=3
1419     --MlogSize=2048
1420     --wlsRxThread=1, 90, 0
1421     --systemThread=0, 0, 0
1422     --runThread=0, 89, 0
1423     --urllcThread=19, 90, 0
1424
1425     wls_dev_filename: wls0
1426     sys_reg_signal_handler:[err] signal handler in NULL
1427     sys_reg_signal_handler:[err] signal handler in NULL
1428     timer_set_tsc_freq_from_clock: System clock (rdtsc) resolution 1596245684 [Hz]
1429                                 Ticks per usec 1596
1430     MLogOpen: filename(testmac-mlog.bin) mlogSubframes (128), mlogCores(3), mlogSize(2048) mlog_mask (-1)
1431         mlogSubframes (128), mlogCores(3), mlogSize(2048)
1432         localMLogTimerInit
1433             System clock (rdtsc)  resolution 1596250375 [Hz]
1434             Ticks per us 1596
1435         MLog Storage: 0x7f84cae86100 -> 0x7f84caf46920 [ 788512 bytes ]
1436         localMLogFreqReg: 1596. Storing: 1596
1437         Mlog Open successful
1438     Calling rte_eal_init: testmac -c1 --proc-type=auto --file-prefix wls0 --iova-mode=pa
1439     EAL: Detected 40 lcore(s)
1440     EAL: Detected 1 NUMA nodes
1441     EAL: Auto-detected process type: SECONDARY
1442     EAL: Multi-process socket /var/run/dpdk/wls0/mp_socket_112640_1f1baf0a9b316
1443     EAL: Selected IOVA mode 'PA'
1444     EAL: Probing VFIO support...
1445     EAL: VFIO support initialized
1446     EAL: PCI device 0000:19:00.0 on NUMA socket 0
1447     EAL:   probe driver: 8086:d58 net_i40e
1448     EAL: PCI device 0000:19:00.1 on NUMA socket 0
1449     EAL:   probe driver: 8086:d58 net_i40e
1450     EAL: PCI device 0000:1d:00.0 on NUMA socket 0
1451     EAL:   probe driver: 8086:d58 net_i40e
1452     EAL: PCI device 0000:1d:00.1 on NUMA socket 0
1453     EAL:   probe driver: 8086:d58 net_i40e
1454     EAL: PCI device 0000:21:00.0 on NUMA socket 0
1455     EAL:   probe driver: 8086:158b net_i40e
1456     EAL: PCI device 0000:21:00.1 on NUMA socket 0
1457     EAL:   probe driver: 8086:158b net_i40e
1458     EAL: PCI device 0000:21:02.0 on NUMA socket 0
1459     EAL:   probe driver: 8086:154c net_i40e_vf
1460     EAL:   using IOMMU type 1 (Type 1)
1461     EAL: PCI device 0000:21:02.1 on NUMA socket 0
1462     EAL:   probe driver: 8086:154c net_i40e_vf
1463     EAL: PCI device 0000:21:0a.0 on NUMA socket 0
1464     EAL:   probe driver: 8086:154c net_i40e_vf
1465     EAL:   0000:21:0a.0 cannot find TAILQ entry for PCI device!
1466     EAL: Requested device 0000:21:0a.0 cannot be used
1467     EAL: PCI device 0000:21:0a.1 on NUMA socket 0
1468     EAL:   probe driver: 8086:154c net_i40e_vf
1469     EAL:   0000:21:0a.1 cannot find TAILQ entry for PCI device!
1470     EAL: Requested device 0000:21:0a.1 cannot be used
1471     EAL: PCI device 0000:67:00.0 on NUMA socket 0
1472     EAL:   probe driver: 8086:37d2 net_i40e
1473     EAL: PCI device 0000:67:00.1 on NUMA socket 0
1474     EAL:   probe driver: 8086:37d2 net_i40e
1475     wls_lib: Open wls0 (DPDK memzone)
1476     wls_lib: WLS_Open 0x2bf600000
1477     wls_lib: link: 1 <-> 0
1478     wls_lib: Mode 1
1479     wls_lib: WLS shared management memzone: wls0
1480     wls_lib: hugePageSize on the system is 1073741824
1481     wls_lib: WLS_Alloc [1063256064] bytes
1482     wls_lib: Connecting to remote peer ...
1483     wls_lib: Connected to remote peer
1484     wls_mac_create_mem_array: pMemArray[0xf3500f0] pMemArrayMemory[0x280000000] totalSize[1063256064] nBlockSize[262144] numBlocks[4056]
1485     WLS_EnqueueBlock [1]
1486     WLS inited ok [383]
1487     ===========================================================================================================
1488     TESTMAC VERSION
1489     ===========================================================================================================
1490     $Version: #DIRTY# $ (x86)
1491     IMG-date: Apr 27 2020
1492     IMG-time: 12:55:58
1493     ===========================================================================================================
1494     ===========================================================================================================
1495     Testmac threads in application
1496     ===========================================================================================================
1497     testmac_run_thread:       [PID: 112644] binding on [CPU  0] [PRIO: 89] [POLICY:  1]
1498     wls_mac_rx_task:          [PID: 112643] binding on [CPU  1] [PRIO: 90] [POLICY:  1]
1499     ===========================================================================================================
1500
1501     testmac_set_phy_start: mode[1], period[40], count[0]
1502
1503     testmac_run_load_files:
1504     Loading DL Config Files:
1505         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/dl/testmac_dl_mu0_5mhz.cfg
1506         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/dl/testmac_dl_mu0_10mhz.cfg
1507         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/dl/testmac_dl_mu0_20mhz.cfg
1508         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/dl/testmac_dl_mu1_100mhz.cfg
1509         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/dl/testmac_dl_mu3_100mhz.cfg
1510     Loading UL Config Files:
1511         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/ul/testmac_ul_mu0_5mhz.cfg
1512         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/ul/testmac_ul_mu0_10mhz.cfg
1513         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/ul/testmac_ul_mu0_20mhz.cfg
1514         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/ul/testmac_ul_mu1_100mhz.cfg
1515         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/ul/testmac_ul_mu3_100mhz.cfg
1516     Loading FD Config Files:
1517         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/fd/testmac_fd_mu0_5mhz.cfg
1518         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/fd/testmac_fd_mu0_10mhz.cfg
1519         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/fd/testmac_fd_mu0_20mhz.cfg
1520         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/fd/testmac_fd_mu1_40mhz.cfg
1521         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/fd/testmac_fd_mu1_100mhz.cfg
1522         testmac_run_parse_file Parsing config file: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/fd/testmac_fd_mu3_100mhz.cfg
1523
1524     TESTMAC DL TESTS:
1525         Numerology[0] Bandwidth[5]
1526             1001  1002  1003  1004  1005  1006  1007  1008
1527         Numerology[0] Bandwidth[10]
1528             1001  1002  1003  1004  1005  1006  1007  1008
1529         Numerology[0] Bandwidth[20]
1530             1001  1002  1003  1004  1005  1006  1007  1008
1531         Numerology[1] Bandwidth[100]
1532             1200  1201  1202  1203  1204  1205  1206  1207  1210  1211
1533             1212  1213  1214  1215  1216  1217  1218  1219  1220  1221
1534             1222  1223  1224  1225  1226  1227  1228  1229  1230  1241
1535             1242  1243  1244  1245  1250  1251  1252  1300  1301  1302
1536             1303  1304  1305  1402  1404  1408  1416  1500  1501  1502
1537             1503  1504  1505  1506  2213  2214  2215  2217  2218  2219
1538             2223  2224  2225  2227  2228  2229  2500  2501  2502  2503
1539             2504  3213  3214  3215  3217  3218  3219  3223  3224  3225
1540             3227  3228  3229
1541         Numerology[3] Bandwidth[100]
1542             1001  1002  1003  1005  1006  1007  1008  1009  1010  1011
1543             1012  1013  1014  1015  1016  1017  1018  1019  1030  1031
1544             1032  1033  2001  2002  2003  2030  2033  3001  3002  3003
1545             3030
1546
1547     TESTMAC UL TESTS:
1548         Numerology[0] Bandwidth[5]
1549             1001  1002  1003
1550         Numerology[0] Bandwidth[10]
1551             1001  1002
1552         Numerology[0] Bandwidth[20]
1553             1001  1002  1003  1004  1005  1006  1007  1008
1554         Numerology[1] Bandwidth[100]
1555             1010  1030  1031  1032  1033  1034  1035  1036  1037  1038
1556             1039  1040  1041  1042  1043  1070  1071  1072  1073  1074
1557             1080  1081  1082  1083  1084  1085  1086  1087  1091  1092
1558             1093  1094  1095  1096  1100  1101  1102  1103  1104  1105
1559             1106  1107  1108  1110  1111  1113  1114  1115  1116  1117
1560             1118  1119  1120  1121  1122  1123  1124  1130  1131  1132
1561             1133  1134  1135  1136  1137  1138  1139  1140  1141  1142
1562             1143  1150  1152  1153  1154  1155  1156  1157  1159  1160
1563             1161  1162  1163  1164  1165  1166  1167  1168  1169  1170
1564             1171  1172  1173  1200  1201  1202  1203  1204  1205  1206
1565             1207  1208  1209  1210  1211  1212  1213  1214  1215  1216
1566             1217  1218  1219  1220  1221  1222  1230  1231  1232  1233
1567             1234  1235  1236  1237  1402  1404  1408  1416  1420  1421
1568             1422  1423  1424  1425  1426  1427  1428  1429  1430  1431
1569             1432  1433  1434  1435  1436  1437  1438  1500  1503  1504
1570             1505  1506  1507  1508  1511  1512  1513  1514  1515  1516
1571             1540  1541  1542  1563  1564  1565  1566  1567  1568  1569
1572             1570  1571  1572  1573  1574  1600  1601  1602  1603  1604
1573             1605  1606  1607  1608  1609  1610  1611  1612  1613  1614
1574             1615  1616  1617  1618  1619  1620  1621  1622  1623  1624
1575             1625  1626  1627  1628  1629  1630  1631  1632  1633  1634
1576             1635  1636  1637  1638  1639  1640  1641  1642  1700  1701
1577             2236  2237  3236  3237
1578         Numerology[3] Bandwidth[100]
1579             1001  1002  1003  1004  1005  1006  1007  1010  1011  1012
1580             1013  1014  1015  1020  1021  1022  1023  1024  1025  1026
1581             1027  1028  1029  1030  1031  1032  1033  1034  1035  1036
1582             1037  1040  1041  1042  1043  1044  1045  1046  1050  1051
1583             1052  1053  1054  1059  1060  1061  1062  1063  1064  1065
1584             1066  1067  1070  1071  1073  1074  1081  1082  1083  1084
1585             1085  1086  2001  2002  2003  3001  3002  3003
1586
1587     TESTMAC FD TESTS:
1588         Numerology[0] Bandwidth[5]
1589             1001  6001  8001 10001 12001
1590         Numerology[0] Bandwidth[10]
1591             1001  2001  4001  6001  8001 10001 12001  1002  2002  4002
1592             6002  8002 10002 12002  1003
1593         Numerology[0] Bandwidth[20]
1594             1002  1004  1012  1014  1015  1016  1017  1018  1020  1021
1595             1022  1023  1024  1025  1030  1031  1032  1033  1200  1201
1596             1202  1206  1207  1208  1209  1210  1211  1212  1220  1221
1597             1222  1223  1224  1225  1226  1227  1228
1598         Numerology[1] Bandwidth[40]
1599             1001  1002  1003
1600         Numerology[1] Bandwidth[100]
1601             1001  1200  1201  1202  1203  1204  1205  1206  1207  1208
1602             1209  1210  1300  1301  1302  1303  1304  1305  1306  1307
1603             1308  1350  1351  1352  1353  1354  1355  1356  1357  1358
1604             1370  1371  1372  1373  1401  1402  1403  1404  1405  1406
1605             1411  1412  1490  1494  1500  1501  1502  1503  1504  1510
1606             1511  1512  1513  1514  1515  1520  1521  1522  1523  1524
1607             1525  1526  1527  1528  1529  1530  1531  1532  1540  1541
1608             1700  1701  1702  2520  2521  2522  2523  2524  2525  2526
1609             2527  2528  2529  2530  2531  2532  3524  3525  3526  3527
1610             3528  3529  3530  3531  3532  4524  4525  4526  4527  4528
1611             4529  4530  4531  4532
1612         Numerology[3] Bandwidth[100]
1613             1001  1002  1004  1005  1006  1007  1008  1009  1010  1011
1614             1012  1013  1014  1015  1061  1062  1063  1064  1065  1080
1615             1081  1082  2001  3001
1616         testmac_run_parse_file Parsing config file: ./cascade_lake-sp/csxsp_mu1_100mhz_mmimo_hton_xran.cfg
1617     testmac_set_phy_start: mode[4], period[0], count[100040200]
1618         Adding Test[1002]. NumCarr[1], Current Directory: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/
1619             Carrier[0]: ConfigFile: fd/mu3_100mhz/2/fd_testconfig_tst2.cfg
1620     ----------------------------------------------------------------------------------------
1621     Running Test[1002]. NumCarr[1], Current Directory: /home/turner/xran/master/npg_wireless-flexran_l1_5g_test/
1622     Carrier[0]: ConfigFile: fd/mu3_100mhz/2/fd_testconfig_tst2.cfg
1623     TESTMAC>welcome to application console
1624
1625     MLogRestart
1626     MLogOpen: filename(testmac-mlog.bin) mlogSubframes (128), mlogCores(3), mlogSize(2048) mlog_mask (-1)
1627         mlogSubframes (128), mlogCores(3), mlogSize(2048)
1628         localMLogTimerInit
1629             System clock (rdtsc)  resolution 1596249901 [Hz]
1630             Ticks per us 1596
1631         MLog Storage: 0x7f84bc000900 -> 0x7f84bc0c1120 [ 788512 bytes ]
1632         localMLogFreqReg: 1596. Storing: 1596
1633         Mlog Open successful
1634
1635     testmac_mac2phy_set_num_cells: Setting Max Cells: 1
1636     testmac_config_parse: test_num[1002] test_type[2] numcarrier[1]
1637     host_config_set_int Error(nPrachSsbRach, 3): Out of range: [min(0), max(1)]
1638     Queueing MSG_TYPE_PHY_UL_IQ_SAMPLES(0)
1639     Received MSG_TYPE_PHY_UL_IQ_SAMPLES(0)
1640     Queueing MSG_TYPE_PHY_CONFIG_REQ(0) and sending list
1641     Received MSG_TYPE_PHY_CONFIG_RESP(0)
1642     Queueing MSG_TYPE_PHY_START_REQ(0) and sending list
1643     Received MSG_TYPE_PHY_START_RESP(0)
1644     ==== testmac Time: 5000 ms NumCarrier: 1 Total Proc Time: [  0.00..  4.11.. 14.00] usces====
1645     Core Utilization [Core: 1] [Util %:  2.97%]
1646     ==== testmac Time: 10000 ms NumCarrier: 1 Total Proc Time: [  2.00..  4.10.. 13.00] usces====
1647     Core Utilization [Core: 1] [Util %:  4.81%]
1648     ==== testmac Time: 15000 ms NumCarrier: 1 Total Proc Time: [  2.00..  4.10..  6.00] usces====
1649
1650
1651 Configure FlexRAN 5G NR L1 Application for multiple O-RUs with multiple numerologies
1652 ====================================================================================
1653
1654 The 5G NR layer 1 application can be used for executing the scenario for
1655 multiple cells with multiple numerologies. The current release supports
1656 the constant configuration of different numerologies on different O-RU
1657 ports. It is required that the first O-RU (O-RU0) to be configured with
1658 highest numerology. The configuration procedure is similar as described
1659 in above section. Please refer to the configuration file located in
1660 bin\nr5g\gnb\l1\orancfg\sub3_mu0_20mhz_sub6_mu1_100mhz_4x4\gnb\xrancfg_sub6_oru.xml
1661
1662 Install and Configure FlexRAN 5G NR L1 Application for Massive - MIMO
1663 =====================================================================
1664
1665 The 5G NR layer 1 application can be used for executing the scenario for
1666 Massive-MIMO with either the RU sample application or just the O-DU
1667 side. 3 cells scenario with 64T64R Massive MIMO is targeted for Icelake
1668 system with Columbiavile NIC. The current release supports the constant
1669 configuration of the slot pattern and RB allocation on the PHY side.
1670 Please follow the general build process in the FlexRAN 5G NR Reference
1671 Solution L1 User Guide (refer to Table 2.)
1672
1673 1. O-RAN library is enabled by default l1 application
1674
1675 2. Build the 5G NR L1 application using the command::
1676
1677       ./flexran_build.sh -r 5gnr_l1app_sub6 -i snc -m sdk -m fb -m mlog –m wls
1678       -m 5gnr_l1app_mmw -m xran -m 5gnr_testmac
1679
1680 3. Configure the L1app using bin/nr5g/gnb/l1/xrancfg_sub6_mmimo.xml. ::
1681
1682     <XranConfig>
1683         <version>20.08</version>
1684         <!-- numbers of O-RU connected to O-DU. All O-RUs are the same capabilities. Max O-RUs is per XRAN_PORTS_NUM i.e. 4 -->
1685         <oRuNum>3</oRuNum>
1686         <!--  # 10G,25G,40G,100G speed of Physical connection on O-RU -->
1687         <oRuEthLinkSpeed>25</oRuEthLinkSpeed>
1688         <!--  # 1, 2, 3 total number of links per O-RU (Fronthaul Ethernet link in IOT spec) -->
1689         <oRuLinesNumber>2</oRuLinesNumber>
1690         <!--  (1) - C- plane and U-plane on the same set of VFs. (0) - C-plane and U-Plane use dedicated VFs -->
1691         <oRuCUon1Vf>1</oRuCUon1Vf>
1692
1693         <!-- O-RU 0 -->
1694         <PciBusAddoRu0Vf0>0000:51:01.0</PciBusAddoRu0Vf0>
1695         <PciBusAddoRu0Vf1>0000:51:01.1</PciBusAddoRu0Vf1>
1696         <PciBusAddoRu0Vf2>0000:51:01.2</PciBusAddoRu0Vf2>
1697         <PciBusAddoRu0Vf3>0000:51:01.3</PciBusAddoRu0Vf3>
1698
1699         <!-- O-RU 1 -->
1700         <PciBusAddoRu1Vf0>0000:51:01.2</PciBusAddoRu1Vf0>
1701         <PciBusAddoRu1Vf1>0000:51:01.3</PciBusAddoRu1Vf1>
1702         <PciBusAddoRu1Vf2>0000:51:01.6</PciBusAddoRu1Vf2>
1703         <PciBusAddoRu1Vf3>0000:51:01.7</PciBusAddoRu1Vf3>
1704
1705         <!-- O-RU 2 -->
1706         <PciBusAddoRu2Vf0>0000:51:01.4</PciBusAddoRu2Vf0>
1707         <PciBusAddoRu2Vf1>0000:51:01.5</PciBusAddoRu2Vf1>
1708         <PciBusAddoRu2Vf2>0000:51:02.2</PciBusAddoRu2Vf2>
1709         <PciBusAddoRu2Vf3>0000:51:02.3</PciBusAddoRu2Vf3>
1710
1711         <!-- O-RU 4 -->
1712         <PciBusAddoRu3Vf0>0000:00:00.0</PciBusAddoRu3Vf0>
1713         <PciBusAddoRu3Vf1>0000:00:00.0</PciBusAddoRu3Vf1>
1714         <PciBusAddoRu3Vf2>0000:00:00.0</PciBusAddoRu3Vf2>
1715         <PciBusAddoRu3Vf3>0000:00:00.0</PciBusAddoRu3Vf3>
1716
1717         <!-- remote O-RU 0 Eth Link 0 VF0, VF1-->
1718         <oRuRem0Mac0>00:11:22:33:00:01<oRuRem0Mac0>
1719         <oRuRem0Mac1>00:11:22:33:00:11<oRuRem0Mac1>
1720         <!-- remote O-RU 0 Eth Link 1 VF2, VF3 -->
1721         <oRuRem0Mac2>00:11:22:33:00:21<oRuRem0Mac2>
1722         <oRuRem0Mac3>00:11:22:33:00:31<oRuRem0Mac3>
1723
1724         <!-- remote O-RU 1 Eth Link 0 VF4, VF5-->
1725         <oRuRem1Mac0>00:11:22:33:01:01<oRuRem1Mac0>
1726         <oRuRem1Mac1>00:11:22:33:01:11<oRuRem1Mac1>
1727         <!-- remote O-RU 1 Eth Link 1 VF6, VF7 -->
1728         <oRuRem1Mac2>00:11:22:33:01:21<oRuRem1Mac2>
1729         <oRuRem1Mac3>00:11:22:33:01:31<oRuRem1Mac3>
1730
1731         <!-- remote O-RU 2 Eth Link 0 VF8, VF9 -->
1732         <oRuRem2Mac0>00:11:22:33:02:01<oRuRem2Mac0>
1733         <oRuRem2Mac1>00:11:22:33:02:11<oRuRem2Mac1>
1734         <!-- remote O-RU 2 Eth Link 1 VF10, VF11-->
1735         <oRuRem2Mac2>00:11:22:33:02:21<oRuRem2Mac2>
1736         <oRuRem2Mac3>00:11:22:33:02:31<oRuRem2Mac3>
1737
1738         <!-- remote O-RU 2 Eth Link 0 VF12, VF13 -->
1739         <oRuRem3Mac0>00:11:22:33:03:01<oRuRem3Mac0>
1740         <oRuRem3Mac1>00:11:22:33:03:11<oRuRem3Mac1>
1741         <!-- remote O-RU 2 Eth Link 1 VF14, VF15-->
1742         <oRuRem3Mac2>00:11:22:33:03:21<oRuRem3Mac2>
1743         <oRuRem3Mac3>00:11:22:33:03:31<oRuRem3Mac3>
1744
1745         <!--  Number of cells (CCs) running on this O-RU  [1 - Cell , 2 - Cells, 3 - Cells , 4 - Cells ] -->
1746         <oRu0NumCc>1</oRu0NumCc>
1747         <!-- First Phy instance ID mapped to this O-RU CC0  -->
1748         <oRu0Cc0PhyId>0</oRu0Cc0PhyId>
1749         <!-- Second Phy instance ID mapped to this O-RU CC1 -->
1750         <oRu0Cc1PhyId>1</oRu0Cc1PhyId>
1751         <!-- Third Phy instance ID mapped to this O-RU CC2  -->
1752         <oRu0Cc2PhyId>2</oRu0Cc2PhyId>
1753         <!-- Forth Phy instance ID mapped to this O-RU CC3  -->
1754         <oRu0Cc3PhyId>3</oRu0Cc3PhyId>
1755
1756         <!--  Number of cells (CCs) running on this O-RU  [1 - Cell , 2 - Cells, 3 - Cells , 4 - Cells ] -->
1757         <oRu1NumCc>1</oRu1NumCc>
1758         <!-- First Phy instance ID mapped to this O-RU CC0  -->
1759         <oRu1Cc0PhyId>1</oRu1Cc0PhyId>
1760         <!-- Second Phy instance ID mapped to this O-RU CC1 -->
1761         <oRu1Cc1PhyId>1</oRu1Cc1PhyId>
1762         <!-- Third Phy instance ID mapped to this O-RU CC2  -->
1763         <oRu1Cc2PhyId>2</oRu1Cc2PhyId>
1764         <!-- Forth Phy instance ID mapped to this O-RU CC3  -->
1765         <oRu1Cc3PhyId>3</oRu1Cc3PhyId>
1766
1767         <!--  Number of cells (CCs) running on this O-RU  [1 - Cell , 2 - Cells, 3 - Cells , 4 - Cells ] -->
1768         <oRu2NumCc>1</oRu2NumCc>
1769         <!-- First Phy instance ID mapped to this O-RU CC0  -->
1770         <oRu2Cc0PhyId>2</oRu2Cc0PhyId>
1771         <!-- Second Phy instance ID mapped to this O-RU CC1 -->
1772         <oRu2Cc1PhyId>1</oRu2Cc1PhyId>
1773         <!-- Third Phy instance ID mapped to this O-RU CC2  -->
1774         <oRu2Cc2PhyId>2</oRu2Cc2PhyId>
1775         <!-- Forth Phy instance ID mapped to this O-RU CC3  -->
1776         <oRu2Cc3PhyId>3</oRu2Cc3PhyId>
1777
1778         <!-- XRAN Thread (core where the XRAN polling function is pinned: Core, priority, Policy [0: SCHED_FIFO 1: SCHED_RR] -->
1779         <xRANThread>22, 96, 0</xRANThread>
1780
1781         <!-- core mask for XRAN Packets Worker (core where the XRAN packet processing is pinned): Core, priority, Policy [0: SCHED_FIFO 1: SCHED_RR] -->
1782         <xRANWorker>0x3800000, 96, 0</xRANWorker>
1783         <!-- XRAN: Category of O-RU 0 - Category A, 1 - Category B -->
1784         <Category>1</Category>
1785
1786         <!-- XRAN: enable sleep on PMD cores -->
1787         <xranPmdSleep>0</xranPmdSleep>
1788
1789         <!-- RU Settings -->
1790         <Tadv_cp_dl>25</Tadv_cp_dl>
1791         <!-- Reception Window C-plane DL-->
1792         <T2a_min_cp_dl>285</T2a_min_cp_dl>
1793         <T2a_max_cp_dl>429</T2a_max_cp_dl>
1794         <!-- Reception Window C-plane UL-->
1795         <T2a_min_cp_ul>285</T2a_min_cp_ul>
1796         <T2a_max_cp_ul>429</T2a_max_cp_ul>
1797         <!-- Reception Window U-plane -->
1798         <T2a_min_up>71</T2a_min_up>
1799         <T2a_max_up>428</T2a_max_up>
1800         <!-- Transmission Window U-plane -->
1801         <Ta3_min>20</Ta3_min>
1802         <Ta3_max>32</Ta3_max>
1803
1804         <!-- O-DU Settings -->
1805         <!-- MTU size -->
1806         <MTU>9600</MTU>
1807         <!-- VLAN Tag used for C-Plane -->
1808         <c_plane_vlan_tag>1</c_plane_vlan_tag>
1809         <u_plane_vlan_tag>2</u_plane_vlan_tag>
1810
1811         <!-- Transmission Window Fast C-plane DL -->
1812         <T1a_min_cp_dl>258</T1a_min_cp_dl>
1813         <T1a_max_cp_dl>429</T1a_max_cp_dl>
1814         <!-- Transmission Window Fast C-plane UL -->
1815         <T1a_min_cp_ul>285</T1a_min_cp_ul>
1816         <T1a_max_cp_ul>300</T1a_max_cp_ul>
1817         <!-- Transmission Window U-plane -->
1818         <T1a_min_up>96</T1a_min_up>
1819         <T1a_max_up>196</T1a_max_up>
1820         <!-- Reception Window U-Plane-->
1821         <Ta4_min>0</Ta4_min>
1822         <Ta4_max>75</Ta4_max>
1823
1824         <!-- Enable Control Plane -->
1825         <EnableCp>1</EnableCp>
1826
1827         <DynamicSectionEna>0</DynamicSectionEna>
1828         <!-- Enable Dynamic section allocation for UL -->
1829         <DynamicSectionEnaUL>0</DynamicSectionEnaUL>
1830         <xRANSFNWrap>1</xRANSFNWrap>
1831         <!-- Total Number of DL PRBs per symbol (starting from RB 0) that is transmitted (used for testing. If 0, then value is used from PHY_CONFIG_API) -->
1832         <xRANNumDLPRBs>0</xRANNumDLPRBs>
1833         <!-- Total Number of UL PRBs per symbol (starting from RB 0) that is received (used for testing. If 0, then value is used from PHY_CONFIG_API) -->
1834         <xRANNumULPRBs>0</xRANNumULPRBs>
1835         <!-- refer to alpha as defined in section 9.7.2 of O-RAN spec. this value should be alpha*(1/1.2288ns), range 0 - 1e7 (ns) -->
1836         <Gps_Alpha>0</Gps_Alpha>
1837         <!-- beta value as defined in section 9.7.2 of O-RAN spec. range -32767 ~ +32767 -->
1838         <Gps_Beta>0</Gps_Beta>
1839
1840         <!-- XRAN: Compression mode on O-DU <-> O-RU 0 - no comp 1 - BFP -->
1841         <xranCompMethod>1</xranCompMethod>
1842
1843         <oRu0nPrbElemDl>6</oRu0nPrbElemDl>
1844         <!--nRBStart, nRBSize, nStartSymb, numSymb, nBeamIndex, bf_weight_update, compMethod, iqWidth, BeamFormingType, Scalefactor, REMask -->
1845         <!-- weight base beams -->
1846         <oRu0PrbElemDl0>0,48,0,14,1,1,1,9,1,0,0</oRu0PrbElemDl0>
1847         <oRu0PrbElemDl1>48,48,0,14,2,1,1,9,1,0,0</oRu0PrbElemDl1>
1848         <oRu0PrbElemDl2>96,48,0,14,2,1,1,9,1,0,0</oRu0PrbElemDl2>
1849         <oRu0PrbElemDl3>144,48,0,14,4,1,1,9,1,0,0</oRu0PrbElemDl3>
1850         <oRu0PrbElemDl4>192,48,0,14,5,1,1,9,1,0,0</oRu0PrbElemDl4>
1851         <oRu0PrbElemDl5>240,33,0,14,6,1,1,9,1,0,0</oRu0PrbElemDl5>
1852         <oRu0PrbElemDl6>240,33,0,14,7,1,1,9,1,0,0</oRu0PrbElemDl6>
1853         <oRu0PrbElemDl7>252,21,0,14,8,1,1,9,1,0,0</oRu0PrbElemDl7>
1854
1855         <!-- extType = 11 -->
1856         <oRu0ExtBfwDl0>2,24,0,0,9,1</oRu0ExtBfwDl0>
1857         <oRu0ExtBfwDl1>2,24,0,0,9,1</oRu0ExtBfwDl1>
1858         <oRu0ExtBfwDl2>2,24,0,0,9,1</oRu0ExtBfwDl2>
1859         <oRu0ExtBfwDl3>2,24,0,0,9,1</oRu0ExtBfwDl3>
1860         <oRu0ExtBfwDl4>2,24,0,0,9,1</oRu0ExtBfwDl4>
1861         <oRu0ExtBfwDl5>2,17,0,0,9,1</oRu0ExtBfwDl5>
1862
1863         <oRu0nPrbElemUl>6</oRu0nPrbElemUl>
1864         <!--nRBStart, nRBSize, nStartSymb, numSymb, nBeamIndex, bf_weight_update, compMethod, iqWidth, BeamFormingType, Scalefactor, REMask -->
1865         <!-- weight base beams -->
1866         <oRu0PrbElemUl0>0,48,0,14,1,1,1,9,1,0,0</oRu0PrbElemUl0>
1867         <oRu0PrbElemUl1>48,48,0,14,2,1,1,9,1,0,0</oRu0PrbElemUl1>
1868         <oRu0PrbElemUl2>96,48,0,14,2,1,1,9,1,0,0</oRu0PrbElemUl2>
1869         <oRu0PrbElemUl3>144,48,0,14,4,1,1,9,1,0,0</oRu0PrbElemUl3>
1870         <oRu0PrbElemUl4>192,48,0,14,5,1,1,9,1,0,0</oRu0PrbElemUl4>
1871         <oRu0PrbElemUl5>240,33,0,14,6,1,1,9,1,0,0</oRu0PrbElemUl5>
1872         <oRu0PrbElemUl6>240,33,0,14,7,1,1,9,1,0,0</oRu0PrbElemUl6>
1873         <oRu0PrbElemUl7>252,21,0,14,8,1,1,9,1,0,0</oRu0PrbElemUl7>
1874
1875         <!-- extType = 11 -->
1876         <oRu0ExtBfwUl0>2,24,0,0,9,1</oRu0ExtBfwUl0>
1877         <oRu0ExtBfwUl1>2,24,0,0,9,1</oRu0ExtBfwUl1>
1878         <oRu0ExtBfwUl2>2,24,0,0,9,1</oRu0ExtBfwUl2>
1879         <oRu0ExtBfwUl3>2,24,0,0,9,1</oRu0ExtBfwUl3>
1880         <oRu0ExtBfwUl4>2,24,0,0,9,1</oRu0ExtBfwUl4>
1881         <oRu0ExtBfwUl5>2,17,0,0,9,1</oRu0ExtBfwUl5>
1882
1883         <oRu0nPrbElemSrs>1</oRu0nPrbElemSrs>
1884         <!--nRBStart, nRBSize, nStartSymb, numSymb, nBeamIndex, bf_weight_update, compMethod, iqWidth, BeamFormingType, Scalefactor, REMask -->
1885         <!-- weight base beams -->
1886         <oRu0PrbElemSrs0>0,273,0,14,1,1,1,9,1,0,0</oRu0PrbElemSrs0>
1887
1888         <oRu1nPrbElemDl>2</oRu1nPrbElemDl>
1889         <!--nRBStart, nRBSize, nStartSymb, numSymb, nBeamIndex, bf_weight_update, compMethod, iqWidth, BeamFormingType, Scalefactor, REMask -->
1890         <!-- weight base beams -->
1891         <oRu1PrbElemDl0>0,48,0,14,0,1,1,9,1,0,0</oRu1PrbElemDl0>
1892         <oRu1PrbElemDl1>48,48,0,14,2,1,1,9,1,0,0</oRu1PrbElemDl1>
1893         <oRu1PrbElemDl2>96,48,0,14,3,1,1,9,1,0,0</oRu1PrbElemDl2>
1894         <oRu1PrbElemDl3>144,48,0,14,4,1,1,9,1,0,0</oRu1PrbElemDl3>
1895         <oRu1PrbElemDl4>144,36,0,14,5,1,1,9,1,0,0</oRu1PrbElemDl4>
1896         <oRu1PrbElemDl5>180,36,0,14,6,1,1,9,1,0,0</oRu1PrbElemDl5>
1897         <oRu1PrbElemDl6>216,36,0,14,7,1,1,9,1,0,0</oRu1PrbElemDl6>
1898         <oRu1PrbElemDl7>252,21,0,14,8,1,1,9,1,0,0</oRu1PrbElemDl7>
1899
1900         <!-- extType = 11 -->
1901         <oRu1ExtBfwDl0>2,24,0,0,9,1</oRu1ExtBfwDl0>
1902         <oRu1ExtBfwDl1>2,24,0,0,9,1</oRu1ExtBfwDl1>
1903
1904         <oRu1nPrbElemUl>2</oRu1nPrbElemUl>
1905         <!--nRBStart, nRBSize, nStartSymb, numSymb, nBeamIndex, bf_weight_update, compMethod, iqWidth, BeamFormingType, Scalefactor, REMask -->
1906         <!-- weight base beams -->
1907         <oRu1PrbElemUl0>0,48,0,14,1,1,1,9,1,0,0</oRu1PrbElemUl0>
1908         <oRu1PrbElemUl1>48,48,0,14,2,1,1,9,1,0,0</oRu1PrbElemUl1>
1909         <oRu1PrbElemUl2>72,36,0,14,3,1,1,9,1,0,0</oRu1PrbElemUl2>
1910         <oRu1PrbElemUl3>108,36,0,14,4,1,1,9,1,0,0</oRu1PrbElemUl3>
1911         <oRu1PrbElemUl4>144,36,0,14,5,1,1,9,1,0,0</oRu1PrbElemUl4>
1912         <oRu1PrbElemUl5>180,36,0,14,6,1,1,9,1,0,0</oRu1PrbElemUl5>
1913         <oRu1PrbElemUl6>216,36,0,14,7,1,1,9,1,0,0</oRu1PrbElemUl6>
1914         <oRu1PrbElemUl7>252,21,0,14,8,1,1,9,1,0,0</oRu1PrbElemUl7>
1915
1916         <!-- extType = 11 -->
1917         <oRu1ExtBfwUl0>2,24,0,0,9,1</oRu1ExtBfwUl0>
1918         <oRu1ExtBfwUl1>2,24,0,0,9,1</oRu1ExtBfwUl1>
1919
1920         <oRu1nPrbElemSrs>1</oRu1nPrbElemSrs>
1921         <!--nRBStart, nRBSize, nStartSymb, numSymb, nBeamIndex, bf_weight_update, compMethod, iqWidth, BeamFormingType, Scalefactor, REMask -->
1922         <!-- weight base beams -->
1923         <oRu1PrbElemSrs0>0,273,0,14,1,1,1,9,1,0,0</oRu1PrbElemSrs0>
1924
1925         <oRu2nPrbElemDl>2</oRu2nPrbElemDl>
1926         <!--nRBStart, nRBSize, nStartSymb, numSymb, nBeamIndex, bf_weight_update, compMethod, iqWidth, BeamFormingType, Scalefactor, REMask -->
1927         <!-- weight base beams -->
1928         <oRu2PrbElemDl0>0,48,0,14,1,1,1,9,1,0,0</oRu2PrbElemDl0>
1929         <oRu2PrbElemDl1>48,48,0,14,2,1,1,9,1,0,0</oRu2PrbElemDl1>
1930         <oRu2PrbElemDl2>96,48,0,14,3,1,1,9,1,0,0</oRu2PrbElemDl2>
1931         <oRu2PrbElemDl3>144,48,0,14,4,1,1,9,1,0,0</oRu2PrbElemDl3>
1932         <oRu2PrbElemDl4>144,36,0,14,5,1,1,9,1,0,0</oRu2PrbElemDl4>
1933         <oRu2PrbElemDl5>180,36,0,14,6,1,1,9,1,0,0</oRu2PrbElemDl5>
1934         <oRu2PrbElemDl6>216,36,0,14,7,1,1,9,1,0,0</oRu2PrbElemDl6>
1935         <oRu2PrbElemDl7>252,21,0,14,8,1,1,9,1,0,0</oRu2PrbElemDl7>
1936
1937         <!-- extType = 11 -->
1938         <oRu2ExtBfwDl0>2,24,0,0,9,1</oRu2ExtBfwDl0>
1939         <oRu2ExtBfwDl1>2,24,0,0,9,1</oRu2ExtBfwDl1>
1940
1941         <oRu2nPrbElemUl>2</oRu2nPrbElemUl>
1942         <!--nRBStart, nRBSize, nStartSymb, numSymb, nBeamIndex, bf_weight_update, compMethod, iqWidth, BeamFormingType, Scalefactor, REMask -->
1943         <!-- weight base beams -->
1944         <oRu2PrbElemUl0>0,48,0,14,1,1,1,9,1,0,0</oRu2PrbElemUl0>
1945         <oRu2PrbElemUl1>48,48,0,14,2,1,1,9,1,0,0</oRu2PrbElemUl1>
1946         <oRu2PrbElemUl2>72,36,0,14,3,1,1,9,1,0,0</oRu2PrbElemUl2>
1947         <oRu2PrbElemUl3>108,36,0,14,4,1,1,9,1,0,0</oRu2PrbElemUl3>
1948         <oRu2PrbElemUl4>144,36,0,14,5,1,1,9,1,0,0</oRu2PrbElemUl4>
1949         <oRu2PrbElemUl5>180,36,0,14,6,1,1,9,1,0,0</oRu2PrbElemUl5>
1950         <oRu2PrbElemUl6>216,36,0,14,7,1,1,9,1,0,0</oRu2PrbElemUl6>
1951         <oRu2PrbElemUl7>252,21,0,14,8,1,1,9,1,0,0</oRu2PrbElemUl7>
1952
1953         <!-- extType = 11 -->
1954         <oRu2ExtBfwUl0>2,24,0,0,9,1</oRu2ExtBfwUl0>
1955         <oRu2ExtBfwUl1>2,24,0,0,9,1</oRu2ExtBfwUl1>
1956
1957         <oRu2nPrbElemSrs>1</oRu2nPrbElemSrs>
1958         <!--nRBStart, nRBSize, nStartSymb, numSymb, nBeamIndex, bf_weight_update, compMethod, iqWidth, BeamFormingType, Scalefactor, REMask -->
1959         <!-- weight base beams -->
1960         <oRu2PrbElemSrs0>0,273,0,14,1,1,1,9,1,0,0</oRu2PrbElemSrs0>
1961
1962     </XranConfig>
1963
1964
1965 4. Modify ./bin/nr5g/gnb/l1/dpdk.sh (change PCIe addresses from VFs). ::
1966
1967     ethDevice0=0000:51:01.0
1968     ethDevice1=0000:51:01.1
1969     ethDevice2=0000:51:01.2
1970     ethDevice3=0000:51:01.3
1971     ethDevice4=0000:51:01.4
1972     ethDevice5=0000:51:01.5
1973     ethDevice6=
1974     ethDevice7=
1975     ethDevice8=
1976     ethDevice9=
1977     ethDevice10=
1978     ethDevice11=
1979     fecDevice0=0000:92:00.0
1980
1981 5. Use configuration of test mac per::
1982
1983       /bin/nr5g/gnb/testmac/icelake-sp/icxsp_mu1_100mhz_mmimo_64x64_hton_xran.cfg
1984       phystart 4 0 100200
1985       TEST_FD, 3370, 3, fd/mu1_100mhz/376/fd_testconfig_tst376.cfg,
1986       fd/mu1_100mhz/377/fd_testconfig_tst377.cfg,
1987       fd/mu1_100mhz/377/fd_testconfig_tst377.cfg
1988
1989 6. To execute l1app with O-DU functionality according to O-RAN Fronthaul specification, enter::
1990
1991     [root@xran flexran] cd ./bin/nr5g/gnb/l1
1992     ./l1.sh -xranmmimo
1993     Radio mode with XRAN - Sub6 100Mhz Massive-MIMO (CatB)
1994     DPDK WLS MODE
1995     kernel.sched_rt_runtime_us = -1
1996     kernel.shmmax = 2147483648
1997     kernel.shmall = 2147483648
1998     Note: Forwarding request to 'systemctl disable irqbalance.service'.
1999     using configuration file phycfg_xran.xml
2000     using configuration file xrancfg_sub6_mmimo.xml
2001     >> Running... ./l1app table 0 1 --cfgfile=phycfg_xran.xml --xranfile=xrancfg_sub6_mmimo.xml
2002     FlexRAN SDK bblib_layerdemapping_5gnr version #DIRTY#
2003     FlexRAN SDK bblib_layermapping_5gnr version #DIRTY#
2004     FlexRAN SDK bblib_cestimate_5gnr_version #DIRTY#
2005     FlexRAN SDK bblib_pucch_cestimate_5gnr version #DIRTY#
2006     FlexRAN SDK bblib_llr_demapping version #DIRTY#
2007     FlexRAN SDK bblib_pdcch_remapping_5gnr_version version #DIRTY#
2008     FlexRAN SDK bblib_reed_muller version #DIRTY#
2009     FlexRAN SDK bblib_lte_modulation version #DIRTY#
2010     FlexRAN SDK bblib_polar_decoder_5gnr version #DIRTY#
2011     FlexRAN SDK bblib_polar_rate_dematching_5gnr version #DIRTY#
2012     FlexRAN SDK bblib_PhaseNoise_5G version #DIRTY#
2013     FlexRAN SDK bblib_mimo_mmse_detection_5gnr version #DIRTY#
2014     FlexRAN SDK bblib_fd_correlation version #DIRTY#
2015     FlexRAN SDK bblib_scramble_5gnr version #DIRTY#
2016     FlexRAN SDK bblib_pucch_equ_5gnr version #DIRTY#
2017     FlexRAN SDK bblib_ta_compensation_version_5gnr #DIRTY#
2018     FlexRAN SDK bblib_polar_encoder_5gnr version #DIRTY#
2019     FlexRAN SDK bblib_prach_5gnr version #DIRTY#
2020     FlexRAN SDK bblib_fft_ifft version #DIRTY#
2021     FlexRAN SDK bblib_pucch_5gnr version #DIRTY#
2022     FlexRAN SDK bblib_lte_ldpc_decoder version #DIRTY#
2023     FlexRAN SDK bblib_lte_ldpc_encoder version #DIRTY#
2024     FlexRAN SDK bblib_lte_LDPC_ratematch version #DIRTY#
2025     FlexRAN SDK bblib_lte_rate_dematching_5gnr version #DIRTY#
2026     FlexRAN SDK bblib_common version #DIRTY#
2027     FlexRAN SDK bblib_lte_crc version #DIRTY#
2028     FlexRAN SDK bblib_lte_dft_idft version #DIRTY#
2029     FlexRAN SDK bblib_irc_rnn_calculation_5gnr_version #DIRTY#
2030     FlexRAN SDK bblib_mmse_irc_mimo_5gnr_version #DIRTY#
2031     FlexRAN SDK bblib_srs_cestimate_5gnr version #DIRTY#
2032     FlexRAN SDK bblib_zf_matrix_gen version #DIRTY#
2033     FlexRAN SDK bblib_beamforming_dl_expand version #DIRTY#
2034     =========================
2035     5GNR PHY Application
2036     =========================
2037
2038
2039     --------------------------------------------------------
2040     File[phycfg_xran.xml] Version: 20.08
2041     --------------------------------------------------------
2042     --version=20.08
2043     --successiveNoApi=15
2044     --wls_dev_name=wls0
2045     --wlsMemorySize=0x3F600000
2046     --dlIqLog=0
2047     --ulIqLog=0
2048     --iqLogDumpToFile=0
2049     --phyMlog=1
2050     --phyStats=1
2051     --dpdkMemorySize=18432
2052     --dpdkIovaMode=0
2053     --dpdkBasebandFecMode=1
2054     --dpdkBasebandDevice=0000:92:00.0
2055     --radioEnable=4
2056     --ferryBridgeMode=1
2057     --ferryBridgeEthPort=1
2058     --ferryBridgeSyncPorts=0
2059     --ferryBridgeOptCableLoopback=0
2060     --radioCfg0PCIeEthDev=0000:19:00.0
2061     --radioCfg0DpdkRx=1
2062     --radioCfg0DpdkTx=2
2063     --radioCfg0TxAnt=2
2064     --radioCfg0RxAnt=2
2065     --radioCfg0RxAgc=0
2066     --radioCfg0NumCell=1
2067     --radioCfg0Cell0PhyId=0
2068     --radioCfg0Cell1PhyId=1
2069     --radioCfg0Cell2PhyId=2
2070     --radioCfg0Cell3PhyId=3
2071     --radioCfg0Cell4PhyId=4
2072     --radioCfg0Cell5PhyId=5
2073     --radioCfg0riuMac=11:22:33:44:55:66
2074     --radioCfg1PCIeEthDev=0000:03:00.1
2075     --radioCfg1DpdkRx=1
2076     --radioCfg1DpdkTx=1
2077     --radioCfg1TxAnt=4
2078     --radioCfg1RxAnt=4
2079     --radioCfg1RxAgc=0
2080     --radioCfg1NumCell=1
2081     --radioCfg1Cell0PhyId=2
2082     --radioCfg1Cell1PhyId=3
2083     --radioCfg1Cell2PhyId=2
2084     --radioCfg1Cell3PhyId=3
2085     --radioCfg1riuMac=ac:1f:6b:2c:9f:07
2086     --radioCfg2PCIeEthDev=0000:05:00.0
2087     --radioCfg2DpdkRx=10
2088     --radioCfg2DpdkTx=11
2089     --radioCfg2TxAnt=4
2090     --radioCfg2RxAnt=4
2091     --radioCfg2RxAgc=0
2092     --radioCfg2NumCell=2
2093     --radioCfg2Cell0PhyId=4
2094     --radioCfg2Cell1PhyId=5
2095     --radioCfg2Cell2PhyId=2
2096     --radioCfg2Cell3PhyId=3
2097     --radioCfg2riuMac=ac:1f:6b:2c:9f:07
2098     --radioCfg3PCIeEthDev=0000:05:00.1
2099     --radioCfg3DpdkRx=12
2100     --radioCfg3DpdkTx=13
2101     --radioCfg3TxAnt=4
2102     --radioCfg3RxAnt=4
2103     --radioCfg3RxAgc=0
2104     --radioCfg3NumCell=2
2105     --radioCfg3Cell0PhyId=6
2106     --radioCfg3Cell1PhyId=7
2107     --radioCfg3Cell2PhyId=2
2108     --radioCfg3Cell3PhyId=3
2109     --radioCfg3riuMac=ac:1f:6b:2c:9f:07
2110     --radioCfg4PCIeEthDev=0000:00:08.0
2111     --radioCfg4DpdkRx=14
2112     --radioCfg4DpdkTx=15
2113     --radioCfg4TxAnt=4
2114     --radioCfg4RxAnt=4
2115     --radioCfg4RxAgc=0
2116     --radioCfg4NumCell=2
2117     --radioCfg4Cell0PhyId=8
2118     --radioCfg4Cell1PhyId=9
2119     --radioCfg4Cell2PhyId=2
2120     --radioCfg4Cell3PhyId=3
2121     --radioCfg4riuMac=ac:1f:6b:2c:9f:07
2122     --radioCfg5PCIeEthDev=0000:08:00.0
2123     --radioCfg5DpdkRx=16
2124     --radioCfg5DpdkTx=16
2125     --radioCfg5TxAnt=4
2126     --radioCfg5RxAnt=4
2127     --radioCfg5RxAgc=0
2128     --radioCfg5NumCell=2
2129     --radioCfg5Cell0PhyId=10
2130     --radioCfg5Cell1PhyId=11
2131     --radioCfg5Cell2PhyId=2
2132     --radioCfg5Cell3PhyId=3
2133     --radioCfg5riuMac=ac:1f:6b:2c:9f:07
2134     --radioCfg6PCIeEthDev=0000:00:05.0
2135     --radioCfg6DpdkRx=16
2136     --radioCfg6DpdkTx=16
2137     --radioCfg6TxAnt=4
2138     --radioCfg6RxAnt=4
2139     --radioCfg1RxAgc=0
2140     --radioCfg6NumCell=2
2141     --radioCfg6Cell0PhyId=12
2142     --radioCfg6Cell1PhyId=13
2143     --radioCfg6Cell2PhyId=2
2144     --radioCfg6Cell3PhyId=3
2145     --radioCfg6riuMac=ac:1f:6b:2c:9f:07
2146     --radioCfg7PCIeEthDev=0000:00:06.0
2147     --radioCfg7DpdkRx=16
2148     --radioCfg7DpdkTx=16
2149     --radioCfg7TxAnt=4
2150     --radioCfg7RxAnt=4
2151     --radioCfg7RxAgc=0
2152     --radioCfg7NumCell=2
2153     --radioCfg7Cell0PhyId=14
2154     --radioCfg7Cell1PhyId=15
2155     --radioCfg7Cell2PhyId=2
2156     --radioCfg7Cell3PhyId=3
2157     --radioCfg7riuMac=ac:1f:6b:2c:9f:07
2158     --radioPort0=0
2159     --radioPort1=1
2160     --radioPort2=2
2161     --radioPort3=3
2162     --radioPort4=4
2163     --radioPort5=5
2164     --radioPort6=6
2165     --radioPort7=7
2166     --PdschSymbolSplit=0
2167     --PdschDlWeightSplit=0
2168     --FecEncSplit=4
2169     --PuschChanEstSplit=0
2170     --PuschMmseSplit=0
2171     --PuschLlrRxSplit=0
2172     --PuschUlWeightSplit=0
2173     --FecDecEarlyTermDisable=0
2174     --FecDecNumIter=12
2175     --FecDecSplit=4
2176     --llrOutDecimalDigit=2
2177     --IrcEnableThreshold=-10
2178     --PuschNoiseScale=2
2179     --CEInterpMethod=0
2180     --PucchSplit=0
2181     --SrsCeSplit=0
2182     --prachDetectThreshold=0
2183     --MlogSubframes=128
2184     --MlogCores=40
2185     --MlogSize=10000
2186     --systemThread=2, 0, 0
2187     --timerThread=0, 96, 0
2188     --FpgaDriverCpuInfo=3, 96, 0
2189     --FrontHaulCpuInfo=3, 96, 0
2190     --radioDpdkMaster=2, 99, 0
2191     --BbuPoolSleepEnable=1
2192     --BbuPoolThreadCorePriority=94
2193     --BbuPoolThreadCorePolicy=0
2194     --BbuPoolThreadDefault_0_63=0xF0
2195     --BbuPoolThreadDefault_64_127=0x0
2196     --BbuPoolThreadSrs_0_63=0x0
2197     --BbuPoolThreadSrs_64_127=0x0
2198     --BbuPoolThreadDlbeam_0_63=0x0
2199     --BbuPoolThreadDlbeam_64_127=0x0
2200     --BbuPoolThreadUrllc=0x100
2201     --FrontHaulTimeAdvance=7450
2202     --nEthPorts=462607
2203     --nPhaseCompFlag=0
2204     --nFecFpgaVersionMu3=0x20010900
2205     --nFecFpgaVersionMu0_1=0x0423D420
2206     --nFhFpgaVersionMu3=0x8001000F
2207     --nFhFpgaVersionMu0_1=0x90010008
2208     --StreamStats=0
2209     --StreamIp=10.255.83.5
2210     --StreamPort=4010
2211
2212     wls_dev_filename: wls0
2213     phycfg_apply: Initialize Radio Interface with XRAN library
2214     Setting FecEncSplit to 1 to run on HW accelerator
2215     Setting FecDecSplit to 1 to run on HW accelerator
2216
2217
2218
2219     --------------------------------------------------------
2220     File[xrancfg_sub6_mmimo.xml] Version: 20.08
2221     --------------------------------------------------------
2222     --version=20.08
2223     --oRuNum=3
2224     --oRuEthLinkSpeed=25
2225     --oRuLinesNumber=2
2226     --oRuCUon1Vf=1
2227     --PciBusAddoRu0Vf0=0000:51:01.0
2228     --PciBusAddoRu0Vf1=0000:51:01.1
2229     --PciBusAddoRu0Vf2=0000:51:01.2
2230     --PciBusAddoRu0Vf3=0000:51:01.3
2231     --PciBusAddoRu1Vf0=0000:51:01.2
2232     --PciBusAddoRu1Vf1=0000:51:01.3
2233     --PciBusAddoRu1Vf2=0000:51:01.6
2234     --PciBusAddoRu1Vf3=0000:51:01.7
2235     --PciBusAddoRu2Vf0=0000:51:01.4
2236     --PciBusAddoRu2Vf1=0000:51:01.5
2237     --PciBusAddoRu2Vf2=0000:51:02.2
2238     --PciBusAddoRu2Vf3=0000:51:02.3
2239     --PciBusAddoRu3Vf0=0000:00:00.0
2240     --PciBusAddoRu3Vf1=0000:00:00.0
2241     --PciBusAddoRu3Vf2=0000:00:00.0
2242     --PciBusAddoRu3Vf3=0000:00:00.0
2243     --oRuRem0Mac0=00:11:22:33:00:01
2244     --oRuRem0Mac1=00:11:22:33:00:11
2245     --oRuRem0Mac2=00:11:22:33:00:21
2246     --oRuRem0Mac3=00:11:22:33:00:31
2247     --oRuRem1Mac0=00:11:22:33:01:01
2248     --oRuRem1Mac1=00:11:22:33:01:11
2249     --oRuRem1Mac2=00:11:22:33:01:21
2250     --oRuRem1Mac3=00:11:22:33:01:31
2251     --oRuRem2Mac0=00:11:22:33:02:01
2252     --oRuRem2Mac1=00:11:22:33:02:11
2253     --oRuRem2Mac2=00:11:22:33:02:21
2254     --oRuRem2Mac3=00:11:22:33:02:31
2255     --oRuRem3Mac0=00:11:22:33:03:01
2256     --oRuRem3Mac1=00:11:22:33:03:11
2257     --oRuRem3Mac2=00:11:22:33:03:21
2258     --oRuRem3Mac3=00:11:22:33:03:31
2259     --oRu0NumCc=1
2260     --oRu0Cc0PhyId=0
2261     --oRu0Cc1PhyId=1
2262     --oRu0Cc2PhyId=2
2263     --oRu0Cc3PhyId=3
2264     --oRu1NumCc=1
2265     --oRu1Cc0PhyId=1
2266     --oRu1Cc1PhyId=1
2267     --oRu1Cc2PhyId=2
2268     --oRu1Cc3PhyId=3
2269     --oRu2NumCc=1
2270     --oRu2Cc0PhyId=2
2271     --oRu2Cc1PhyId=1
2272     --oRu2Cc2PhyId=2
2273     --oRu2Cc3PhyId=3
2274     --xRANThread=22, 96, 0
2275     --xRANWorker=0x3800000, 96, 0
2276     --Category=1
2277     --xranPmdSleep=0
2278     --Tadv_cp_dl=25
2279     --T2a_min_cp_dl=285
2280     --T2a_max_cp_dl=429
2281     --T2a_min_cp_ul=285
2282     --T2a_max_cp_ul=429
2283     --T2a_min_up=71
2284     --T2a_max_up=428
2285     --Ta3_min=20
2286     --Ta3_max=32
2287     --MTU=9600
2288     --c_plane_vlan_tag=1
2289     --u_plane_vlan_tag=2
2290     --T1a_min_cp_dl=258
2291     --T1a_max_cp_dl=429
2292     --T1a_min_cp_ul=285
2293     --T1a_max_cp_ul=300
2294     --T1a_min_up=96
2295     --T1a_max_up=196
2296     --Ta4_min=0
2297     --Ta4_max=75
2298     --EnableCp=1
2299     --DynamicSectionEna=0
2300     --DynamicSectionEnaUL=0
2301     --xRANSFNWrap=1
2302     --xRANNumDLPRBs=0
2303     --xRANNumULPRBs=0
2304     --Gps_Alpha=0
2305     --Gps_Beta=0
2306     --xranCompMethod=1
2307     --oRu0nPrbElemDl=6
2308     --oRu0PrbElemDl0=0,48,0,14,1,1,1,9,1,0,0
2309     --oRu0PrbElemDl1=48,48,0,14,2,1,1,9,1,0,0
2310     --oRu0PrbElemDl2=96,48,0,14,2,1,1,9,1,0,0
2311     --oRu0PrbElemDl3=144,48,0,14,4,1,1,9,1,0,0
2312     --oRu0PrbElemDl4=192,48,0,14,5,1,1,9,1,0,0
2313     --oRu0PrbElemDl5=240,33,0,14,6,1,1,9,1,0,0
2314     --oRu0PrbElemDl6=240,33,0,14,7,1,1,9,1,0,0
2315     --oRu0PrbElemDl7=252,21,0,14,8,1,1,9,1,0,0
2316     --oRu0ExtBfwDl0=2,24,0,0,9,1
2317     --oRu0ExtBfwDl1=2,24,0,0,9,1
2318     --oRu0ExtBfwDl2=2,24,0,0,9,1
2319     --oRu0ExtBfwDl3=2,24,0,0,9,1
2320     --oRu0ExtBfwDl4=2,24,0,0,9,1
2321     --oRu0ExtBfwDl5=2,17,0,0,9,1
2322     --oRu0nPrbElemUl=6
2323     --oRu0PrbElemUl0=0,48,0,14,1,1,1,9,1,0,0
2324     --oRu0PrbElemUl1=48,48,0,14,2,1,1,9,1,0,0
2325     --oRu0PrbElemUl2=96,48,0,14,2,1,1,9,1,0,0
2326     --oRu0PrbElemUl3=144,48,0,14,4,1,1,9,1,0,0
2327     --oRu0PrbElemUl4=192,48,0,14,5,1,1,9,1,0,0
2328     --oRu0PrbElemUl5=240,33,0,14,6,1,1,9,1,0,0
2329     --oRu0PrbElemUl6=240,33,0,14,7,1,1,9,1,0,0
2330     --oRu0PrbElemUl7=252,21,0,14,8,1,1,9,1,0,0
2331     --oRu0ExtBfwUl0=2,24,0,0,9,1
2332     --oRu0ExtBfwUl1=2,24,0,0,9,1
2333     --oRu0ExtBfwUl2=2,24,0,0,9,1
2334     --oRu0ExtBfwUl3=2,24,0,0,9,1
2335     --oRu0ExtBfwUl4=2,24,0,0,9,1
2336     --oRu0ExtBfwUl5=2,17,0,0,9,1
2337     --oRu0nPrbElemSrs=1
2338     --oRu0PrbElemSrs0=0,273,0,14,1,1,1,9,1,0,0
2339     --oRu1nPrbElemDl=2
2340     --oRu1PrbElemDl0=0,48,0,14,0,1,1,9,1,0,0
2341     --oRu1PrbElemDl1=48,48,0,14,2,1,1,9,1,0,0
2342     --oRu1PrbElemDl2=96,48,0,14,3,1,1,9,1,0,0
2343     --oRu1PrbElemDl3=144,48,0,14,4,1,1,9,1,0,0
2344     --oRu1PrbElemDl4=144,36,0,14,5,1,1,9,1,0,0
2345     --oRu1PrbElemDl5=180,36,0,14,6,1,1,9,1,0,0
2346     --oRu1PrbElemDl6=216,36,0,14,7,1,1,9,1,0,0
2347     --oRu1PrbElemDl7=252,21,0,14,8,1,1,9,1,0,0
2348     --oRu1ExtBfwDl0=2,24,0,0,9,1
2349     --oRu1ExtBfwDl1=2,24,0,0,9,1
2350     --oRu1nPrbElemUl=2
2351     --oRu1PrbElemUl0=0,48,0,14,1,1,1,9,1,0,0
2352     --oRu1PrbElemUl1=48,48,0,14,2,1,1,9,1,0,0
2353     --oRu1PrbElemUl2=72,36,0,14,3,1,1,9,1,0,0
2354     --oRu1PrbElemUl3=108,36,0,14,4,1,1,9,1,0,0
2355     --oRu1PrbElemUl4=144,36,0,14,5,1,1,9,1,0,0
2356     --oRu1PrbElemUl5=180,36,0,14,6,1,1,9,1,0,0
2357     --oRu1PrbElemUl6=216,36,0,14,7,1,1,9,1,0,0
2358     --oRu1PrbElemUl7=252,21,0,14,8,1,1,9,1,0,0
2359     --oRu1ExtBfwUl0=2,24,0,0,9,1
2360     --oRu1ExtBfwUl1=2,24,0,0,9,1
2361     --oRu1nPrbElemSrs=1
2362     --oRu1PrbElemSrs0=0,273,0,14,1,1,1,9,1,0,0
2363     --oRu2nPrbElemDl=2
2364     --oRu2PrbElemDl0=0,48,0,14,1,1,1,9,1,0,0
2365     --oRu2PrbElemDl1=48,48,0,14,2,1,1,9,1,0,0
2366     --oRu2PrbElemDl2=96,48,0,14,3,1,1,9,1,0,0
2367     --oRu2PrbElemDl3=144,48,0,14,4,1,1,9,1,0,0
2368     --oRu2PrbElemDl4=144,36,0,14,5,1,1,9,1,0,0
2369     --oRu2PrbElemDl5=180,36,0,14,6,1,1,9,1,0,0
2370     --oRu2PrbElemDl6=216,36,0,14,7,1,1,9,1,0,0
2371     --oRu2PrbElemDl7=252,21,0,14,8,1,1,9,1,0,0
2372     --oRu2ExtBfwDl0=2,24,0,0,9,1
2373     --oRu2ExtBfwDl1=2,24,0,0,9,1
2374     --oRu2nPrbElemUl=2
2375     --oRu2PrbElemUl0=0,48,0,14,1,1,1,9,1,0,0
2376     --oRu2PrbElemUl1=48,48,0,14,2,1,1,9,1,0,0
2377     --oRu2PrbElemUl2=72,36,0,14,3,1,1,9,1,0,0
2378     --oRu2PrbElemUl3=108,36,0,14,4,1,1,9,1,0,0
2379     --oRu2PrbElemUl4=144,36,0,14,5,1,1,9,1,0,0
2380     --oRu2PrbElemUl5=180,36,0,14,6,1,1,9,1,0,0
2381     --oRu2PrbElemUl6=216,36,0,14,7,1,1,9,1,0,0
2382     --oRu2PrbElemUl7=252,21,0,14,8,1,1,9,1,0,0
2383     --oRu2ExtBfwUl0=2,24,0,0,9,1
2384     --oRu2ExtBfwUl1=2,24,0,0,9,1
2385     --oRu2nPrbElemSrs=1
2386     --oRu2PrbElemSrs0=0,273,0,14,1,1,1,9,1,0,0
2387
2388
2389     timer_set_tsc_freq_from_clock: System clock (rdtsc) resolution 1496526035 [Hz]
2390                                 Ticks per usec 1496
2391     MLogOpen: filename(l1mlog.bin) mlogSubframes (128), mlogCores(40), mlogSize(10000) mlog_mask (-1)
2392         mlogSubframes (128), mlogCores(40), mlogSize(10000)
2393         localMLogTimerInit
2394             System clock (rdtsc)  resolution 1496525824 [Hz]
2395             Ticks per us 1496
2396         MLog Storage: 0x7f7403835100 -> 0x7f740690b830 [ 51210032 bytes ]
2397         localMLogFreqReg: 1496. Storing: 1496
2398         Mlog Open successful
2399
2400     gnb_io_xran_init
2401     num_o_ru 3 EthLinesNumber 2 where VFs 1 per EthLine
2402     VF[0] 0000:51:01.0 [C+U Plane]
2403     VF[1] 0000:51:01.1 [C+U Plane]
2404     VF[2] 0000:51:01.2 [C+U Plane]
2405     VF[3] 0000:51:01.3 [C+U Plane]
2406     VF[4] 0000:51:01.4 [C+U Plane]
2407     VF[5] 0000:51:01.5 [C+U Plane]
2408     oRu0nPrbElemDl0: oRu0: nRBStart 0,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 1, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2409     (2,24,0,0,9,1):0 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2410     oRu0nPrbElemDl1: oRu0: nRBStart 48,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 2, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2411     (2,24,0,0,9,1):1 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2412     oRu0nPrbElemDl2: oRu0: nRBStart 96,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 2, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2413     (2,24,0,0,9,1):2 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2414     oRu0nPrbElemDl3: oRu0: nRBStart 144,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 4, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2415     (2,24,0,0,9,1):3 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2416     oRu0nPrbElemDl4: oRu0: nRBStart 192,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 5, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2417     (2,24,0,0,9,1):4 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2418     oRu0nPrbElemDl5: oRu0: nRBStart 240,nRBSize 33,nStartSymb 0,numSymb 14,nBeamIndex 6, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2419     (2,17,0,0,9,1):5 numBundPrb 2, numSetBFW 17, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2420     oRu0nPrbElemUl0: oRu0: nRBStart 0,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 1, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2421     (2,24,0,0,9,1):0 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2422     oRu0nPrbElemUl1: oRu0: nRBStart 48,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 2, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2423     (2,24,0,0,9,1):1 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2424     oRu0nPrbElemUl2: oRu0: nRBStart 96,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 2, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2425     (2,24,0,0,9,1):2 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2426     oRu0nPrbElemUl3: oRu0: nRBStart 144,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 4, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2427     (2,24,0,0,9,1):3 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2428     oRu0nPrbElemUl4: oRu0: nRBStart 192,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 5, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2429     (2,24,0,0,9,1):4 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2430     oRu0nPrbElemUl5: oRu0: nRBStart 240,nRBSize 33,nStartSymb 0,numSymb 14,nBeamIndex 6, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2431     (2,17,0,0,9,1):5 numBundPrb 2, numSetBFW 17, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2432     oRu0nPrbElemSrs0: oRu0: nRBStart 0,nRBSize 273,nStartSymb 0,numSymb 14,nBeamIndex 1, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2433     oRu1nPrbElemDl0: oRu1: nRBStart 0,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 0, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2434     (2,24,0,0,9,1):0 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2435     oRu1nPrbElemDl1: oRu1: nRBStart 48,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 2, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2436     (2,24,0,0,9,1):1 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2437     oRu1nPrbElemUl0: oRu1: nRBStart 0,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 1, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2438     (2,24,0,0,9,1):0 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2439     oRu1nPrbElemUl1: oRu1: nRBStart 48,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 2, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2440     (2,24,0,0,9,1):1 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2441     oRu1nPrbElemSrs0: oRu1: nRBStart 0,nRBSize 273,nStartSymb 0,numSymb 14,nBeamIndex 1, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2442     oRu2nPrbElemDl0: oRu2: nRBStart 0,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 1, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2443     (2,24,0,0,9,1):0 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2444     oRu2nPrbElemDl1: oRu2: nRBStart 48,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 2, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2445     (2,24,0,0,9,1):1 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2446     oRu2nPrbElemUl0: oRu2: nRBStart 0,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 1, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2447     (2,24,0,0,9,1):0 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2448     oRu2nPrbElemUl1: oRu2: nRBStart 48,nRBSize 48,nStartSymb 0,numSymb 14,nBeamIndex 2, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2449     (2,24,0,0,9,1):1 numBundPrb 2, numSetBFW 24, RAD 0, disableBFW 0, bfwIqWidth 9, bfwCompMeth 1
2450     oRu2nPrbElemSrs0: oRu2: nRBStart 0,nRBSize 273,nStartSymb 0,numSymb 14,nBeamIndex 1, bf_weight_update 1 compMethod 1, iqWidth 9 BeamFormingType 1 scaler 0 remask 0x0
2451     gnb_io_xran_cfg_setup successful
2452     xran_init: MTU 9600
2453     xran_init: MTU 9600
2454     xran_init: MTU 9600
2455     PF Eth line speed 25G
2456     PF Eth lines per O-xU port 2
2457     BBDEV_FEC_ACCL_NR5G
2458     hw-accelerated bbdev 0000:92:00.0
2459     total cores 48 c_mask 0x3c00004 core 22 [id] system_core 2 [id] pkt_proc_core 0x3800000 [mask] pkt_aux_core 0 [id] timing_core 22 [id]
2460     xran_ethdi_init_dpdk_io: Calling rte_eal_init:wls0 -c 0x3c00004 -n2 --iova-mode=pa --socket-mem=18432 --socket-limit=18432 --proc-type=auto --file-prefix wls0 -w 0000:00:00.0 -w 0000:92:00.0
2461     EAL: Detected 48 lcore(s)
2462     EAL: Detected 1 NUMA nodes
2463     EAL: Auto-detected process type: PRIMARY
2464     EAL: Multi-process socket /var/run/dpdk/wls0/mp_socket
2465     EAL: Selected IOVA mode 'PA'
2466     EAL: No available hugepages reported in hugepages-2048kB
2467     EAL: Probing VFIO support...
2468     EAL: PCI device 0000:92:00.0 on NUMA socket 0
2469     EAL:   probe driver: 8086:d8f intel_fpga_5gnr_fec_pf
2470     xran_init_mbuf_pool: socket 0
2471     EAL: PCI device 0000:51:01.0 on NUMA socket 0
2472     EAL:   probe driver: 8086:1889 net_iavf
2473     initializing port 0 for TX, drv=net_iavf
2474     Port 0 MAC: 00 11 22 33 00 00
2475     Port 0: nb_rxd 4096 nb_txd 4096
2476     [0] mempool_rx__0
2477     [0] mempool_small__0
2478     iavf_init_rss(): RSS is enabled by PF by default
2479
2480     Checking link status portid [0]   ... done
2481     Port 0 Link Up - speed 100000 Mbps - full-duplex
2482     EAL: PCI device 0000:51:01.1 on NUMA socket 0
2483     EAL:   probe driver: 8086:1889 net_iavf
2484     initializing port 1 for TX, drv=net_iavf
2485     Port 1 MAC: 00 11 22 33 00 10
2486     Port 1: nb_rxd 4096 nb_txd 4096
2487     [1] mempool_rx__1
2488     [1] mempool_small__1
2489     iavf_init_rss(): RSS is enabled by PF by default
2490
2491     Checking link status portid [1]   ... done
2492     Port 1 Link Up - speed 100000 Mbps - full-duplex
2493     EAL: PCI device 0000:51:01.2 on NUMA socket 0
2494     EAL:   probe driver: 8086:1889 net_iavf
2495     initializing port 2 for TX, drv=net_iavf
2496     Port 2 MAC: 00 11 22 33 01 00
2497     Port 2: nb_rxd 4096 nb_txd 4096
2498     [2] mempool_rx__2
2499     [2] mempool_small__2
2500     iavf_init_rss(): RSS is enabled by PF by default
2501
2502     Checking link status portid [2]   ... done
2503     Port 2 Link Up - speed 100000 Mbps - full-duplex
2504     EAL: PCI device 0000:51:01.3 on NUMA socket 0
2505     EAL:   probe driver: 8086:1889 net_iavf
2506     initializing port 3 for TX, drv=net_iavf
2507     Port 3 MAC: 00 11 22 33 01 10
2508     Port 3: nb_rxd 4096 nb_txd 4096
2509     [3] mempool_rx__3
2510     [3] mempool_small__3
2511     iavf_init_rss(): RSS is enabled by PF by default
2512
2513     Checking link status portid [3]   ... done
2514     Port 3 Link Up - speed 100000 Mbps - full-duplex
2515     EAL: PCI device 0000:51:01.4 on NUMA socket 0
2516     EAL:   probe driver: 8086:1889 net_iavf
2517     initializing port 4 for TX, drv=net_iavf
2518     Port 4 MAC: 00 11 22 33 02 00
2519     Port 4: nb_rxd 4096 nb_txd 4096
2520     [4] mempool_rx__4
2521     [4] mempool_small__4
2522     iavf_init_rss(): RSS is enabled by PF by default
2523
2524     Checking link status portid [4]   ... done
2525     Port 4 Link Up - speed 100000 Mbps - full-duplex
2526     EAL: PCI device 0000:51:01.5 on NUMA socket 0
2527     EAL:   probe driver: 8086:1889 net_iavf
2528     initializing port 5 for TX, drv=net_iavf
2529     Port 5 MAC: 00 11 22 33 02 10
2530     Port 5: nb_rxd 4096 nb_txd 4096
2531     [5] mempool_rx__5
2532     [5] mempool_small__5
2533     iavf_init_rss(): RSS is enabled by PF by default
2534
2535     Checking link status portid [5]   ... done
2536     Port 5 Link Up - speed 100000 Mbps - full-duplex
2537     [ 0] vf  0 local  SRC MAC: 00 11 22 33 00 00
2538     [ 0] vf  0 remote DST MAC: 00 11 22 33 00 01
2539     [ 0] vf  1 local  SRC MAC: 00 11 22 33 00 10
2540     [ 0] vf  1 remote DST MAC: 00 11 22 33 00 11
2541     [ 1] vf  2 local  SRC MAC: 00 11 22 33 01 00
2542     [ 1] vf  2 remote DST MAC: 00 11 22 33 01 01
2543     [ 1] vf  3 local  SRC MAC: 00 11 22 33 01 10
2544     [ 1] vf  3 remote DST MAC: 00 11 22 33 01 11
2545     [ 2] vf  4 local  SRC MAC: 00 11 22 33 02 00
2546     [ 2] vf  4 remote DST MAC: 00 11 22 33 02 01
2547     [ 2] vf  5 local  SRC MAC: 00 11 22 33 02 10
2548     [ 2] vf  5 remote DST MAC: 00 11 22 33 02 11
2549     created dl_gen_ring_up_0
2550     created dl_gen_ring_up_1
2551     created dl_gen_ring_up_2
2552     xran_init successful, pHandle = 0x7f7393b23040
2553
2554
2555     bbdev_init:
2556     Socket ID: 0
2557     FEC is accelerated through BBDEV:  0000:92:00.0
2558     wls_layer_init[wls0] nWlsMemorySize[1063256064]
2559     wls_lib: Open wls0 (DPDK memzone)
2560     wls_lib: WLS_Open 0x43f600000
2561     wls_lib: link: 0 <-> 1
2562     wls_lib: Mode 0
2563     wls_lib: WLS shared management memzone: wls0
2564     wls_lib: hugePageSize on the system is 1073741824
2565     wls_lib: WLS_Alloc [1063256064] bytes
2566
2567
2568     ===========================================================================================================
2569     PHY VERSION
2570     ===========================================================================================================
2571     Version: #DIRTY#
2572     IMG-date: Aug  5 2020
2573     IMG-time: 18:31:18
2574     ===========================================================================================================
2575     DEPENDENCIES VERSIONS
2576     ===========================================================================================================
2577     FlexRAN BBU pooling version #DIRTY#
2578     FlexRAN SDK bblib_layerdemapping_5gnr version #DIRTY#
2579     FlexRAN SDK bblib_layermapping_5gnr version #DIRTY#
2580     FlexRAN SDK bblib_cestimate_5gnr_version #DIRTY#
2581     FlexRAN SDK bblib_pucch_cestimate_5gnr version #DIRTY#
2582     FlexRAN SDK bblib_llr_demapping version #DIRTY#
2583     FlexRAN SDK bblib_pdcch_remapping_5gnr_version version #DIRTY#
2584     FlexRAN SDK bblib_reed_muller version #DIRTY#
2585     FlexRAN SDK bblib_lte_modulation version #DIRTY#
2586     FlexRAN SDK bblib_polar_decoder_5gnr version #DIRTY#
2587     FlexRAN SDK bblib_polar_rate_dematching_5gnr version #DIRTY#
2588     FlexRAN SDK bblib_PhaseNoise_5G version #DIRTY#
2589     FlexRAN SDK bblib_mimo_mmse_detection_5gnr version #DIRTY#
2590     FlexRAN SDK bblib_fd_correlation version #DIRTY#
2591     FlexRAN SDK bblib_scramble_5gnr version #DIRTY#
2592     FlexRAN SDK bblib_pucch_equ_5gnr version #DIRTY#
2593     FlexRAN SDK bblib_ta_compensation_version_5gnr #DIRTY#
2594     FlexRAN SDK bblib_polar_encoder_5gnr version #DIRTY#
2595     FlexRAN SDK bblib_prach_5gnr version #DIRTY#
2596     FlexRAN SDK bblib_fft_ifft version #DIRTY#
2597     FlexRAN SDK bblib_pucch_5gnr version #DIRTY#
2598     FlexRAN SDK bblib_lte_crc version #DIRTY#
2599     FlexRAN SDK bblib_common version #DIRTY#
2600     ===========================================================================================================
2601
2602     ===========================================================================================================
2603     Non BBU threads in application
2604     ===========================================================================================================
2605     nr5g_gnb_phy2mac_api_proc_stats_thread: [PID:  29438] binding on [CPU  2] [PRIO:  0] [POLICY:  1]
2606     wls_rx_handler (non-rt):                [PID:  29445] binding on [CPU  2]
2607     ===========================================================================================================
2608
2609     PHY>welcome to application console
2610
2611
2612     PHY>
2613     PHY>
2614     PHY>Received MSG_TYPE_PHY_ADD_REMOVE_CORE
2615     Processing MSG_TYPE_PHY_ADD_REMOVE_CORE
2616     phy_bbupool_set_core[0] (add): 137170526192 [0x0000001ff0001ff0] Current: 0 [0x0000000000000000]
2617     nr5g_gnb_mac2phy_api_set_options: PDSCH_SPLIT[4] nCellMask[0x00000001]
2618     nr5g_gnb_mac2phy_api_set_options: PDSCH_DL_WEIGHT_SPLIT[4] nCellMask[0x00000001]
2619     nr5g_gnb_mac2phy_api_set_options: PUSCH_CHANEST_SPLIT[2] nCellMask[0x00000001]
2620     nr5g_gnb_mac2phy_api_set_options: PUSCH_MMSE_SPLIT[4] nCellMask[0x00000001]
2621     nr5g_gnb_mac2phy_api_set_options: PUSCH_LLR_RX_SPLIT[2] nCellMask[0x00000001]
2622     nr5g_gnb_mac2phy_api_set_options: PUSCH_UL_WEIGHT_SPLIT[2] nCellMask[0x00000001]
2623     nr5g_gnb_mac2phy_api_set_options: FEC_DEC_NUM_ITER[3] nCellMask[0x00ffffff]
2624     Received MSG_TYPE_PHY_UL_IQ_SAMPLES
2625     Received MSG_TYPE_PHY_UL_IQ_SAMPLES
2626     Received MSG_TYPE_PHY_UL_IQ_SAMPLES
2627     Processing MSG_TYPE_PHY_UL_IQ_SAMPLES: 0
2628     phydi_read_write_iq_samples: direction[1] nNumerologyMult[2] fftSize[4096, 45864, SRS: 3276] numSubframe[20] numAntenna[64] numPorts[8] nIsRadioMode[1] carrNum[0] TimerModeFreqDomain[1] PhaseCompensationEnable[0] filename_in_ul_iq[/home/vzakharc/master/../master_aux/flexran_l1_5g_test/fd/mu1_100mhz/376/uliq00_tst376.bin] filename_in_prach_iq[]
2629     Processing MSG_TYPE_PHY_UL_IQ_SAMPLES: 1
2630     phydi_read_write_iq_samples: direction[1] nNumerologyMult[2] fftSize[4096, 45864, SRS: 3276] numSubframe[20] numAntenna[64] numPorts[8] nIsRadioMode[1] carrNum[1] TimerModeFreqDomain[1] PhaseCompensationEnable[0] filename_in_ul_iq[/home/vzakharc/master/../master_aux/flexran_l1_5g_test/fd/mu1_100mhz/377/uliq00_tst377.bin] filename_in_prach_iq[]
2631     Processing MSG_TYPE_PHY_UL_IQ_SAMPLES: 2
2632     phydi_read_write_iq_samples: direction[1] nNumerologyMult[2] fftSize[4096, 45864, SRS: 3276] numSubframe[20] numAntenna[64] numPorts[8] nIsRadioMode[1] carrNum[2] TimerModeFreqDomain[1] PhaseCompensationEnable[0] filename_in_ul_iq[/home/vzakharc/master/../master_aux/flexran_l1_5g_test/fd/mu1_100mhz/377/uliq00_tst377.bin] filename_in_prach_iq[]
2633     Received MSG_TYPE_PHY_CONFIG_REQ: 0
2634     Received MSG_TYPE_PHY_CONFIG_REQ: 1
2635     Received MSG_TYPE_PHY_CONFIG_REQ: 2
2636     Processing MSG_TYPE_PHY_CONFIG_REQ: 0
2637     phy_bbupool_init: Changing Core Mask0 [0xf0] to [0x1ff0001ff0]
2638     phy_bbupool_set_config: Using cores: 0x0000001ff0001ff0 for BBU Pool nBbuPoolSleepEnable: 1
2639     BBU Pooling: queueId = 0, the according nCoreNum = 18, the according cpuSetMask = 0x1ff0001ff0
2640     BBU Pooling: gCoreIdxMap[0] = 4 is available!
2641     BBU Pooling: gCoreIdxMap[1] = 5 is available!
2642     BBU Pooling: gCoreIdxMap[2] = 6 is available!
2643     BBU Pooling: gCoreIdxMap[3] = 7 is available!
2644     BBU Pooling: gCoreIdxMap[4] = 8 is available!
2645     BBU Pooling: gCoreIdxMap[5] = 9 is available!
2646     BBU Pooling: gCoreIdxMap[6] = 10 is available!
2647     BBU Pooling: gCoreIdxMap[7] = 11 is available!
2648     BBU Pooling: gCoreIdxMap[8] = 12 is available!
2649     BBU Pooling: gCoreIdxMap[9] = 28 is available!
2650     BBU Pooling: gCoreIdxMap[10] = 29 is available!
2651     BBU Pooling: gCoreIdxMap[11] = 30 is available!
2652     BBU Pooling: gCoreIdxMap[12] = 31 is available!
2653     BBU Pooling: gCoreIdxMap[13] = 32 is available!
2654     BBU Pooling: gCoreIdxMap[14] = 33 is available!
2655     BBU Pooling: gCoreIdxMap[15] = 34 is available!
2656     BBU Pooling: gCoreIdxMap[16] = 35 is available!
2657     BBU Pooling: gCoreIdxMap[17] = 36 is available!
2658     phy_bbupool_init: Changing SrsCore Mask0 [(nil)] to [0x10000010]
2659     phy_bbupool_init: Changing DlbeamCore Mask0 [(nil)] to [0x7e0]
2660     Massive Mimo Config: nCarrierAggregationLevel[3], nMassiveMimoSrsCoresMask[0x10000010] nTotalSrsCores[2]
2661     Setting aside core[4] for SRS
2662     Setting aside core[28] for SRS
2663     Massive Mimo Config: nCarrierAggregationLevel[3], nMassiveMimoDlbeamCoresMask[0x7e0] nTotalDlbeamCores[6]
2664     Setting aside core[5] for DL beam
2665     Setting aside core[6] for DL beam
2666     Setting aside core[7] for DL beam
2667     Setting aside core[8] for DL beam
2668     Setting aside core[9] for DL beam
2669     Setting aside core[10] for DL beam
2670     BBU Pooling: taskId =  0 taskName =     DL_L1_CONFIG is registered
2671     BBU Pooling: taskId =  1 taskName =   DL_L1_PDSCH_TB is registered
2672     BBU Pooling: taskId =  2 taskName = DL_L1_PDSCH_SCRAMBLER is registered
2673     BBU Pooling: taskId =  3 taskName = DL_L1_PDSCH_SYMBOL_TX is registered
2674     BBU Pooling: taskId =  4 taskName = DL_L1_PDSCH_RS_GEN is registered
2675     BBU Pooling: taskId =  5 taskName = DL_L1_CONTROL_CHANNELS is registered
2676     BBU Pooling: taskId =  6 taskName =     UL_L1_CONFIG is registered
2677     BBU Pooling: taskId =  7 taskName =  UL_L1_PUSCH_CE0 is registered
2678     BBU Pooling: taskId =  8 taskName =  UL_L1_PUSCH_CE7 is registered
2679     BBU Pooling: taskId =  9 taskName = UL_L1_PUSCH_MMSE0_PRE is registered
2680     BBU Pooling: taskId = 10 taskName = UL_L1_PUSCH_MMSE7_PRE is registered
2681     BBU Pooling: taskId = 11 taskName = UL_L1_PUSCH_MMSE0 is registered
2682     BBU Pooling: taskId = 12 taskName = UL_L1_PUSCH_MMSE7 is registered
2683     BBU Pooling: taskId = 13 taskName =  UL_L1_PUSCH_LLR is registered
2684     BBU Pooling: taskId = 14 taskName = UL_L1_PUSCH_DECODE is registered
2685     BBU Pooling: taskId = 15 taskName =   UL_L1_PUSCH_TB is registered
2686     BBU Pooling: taskId = 16 taskName =      UL_L1_PUCCH is registered
2687     BBU Pooling: taskId = 17 taskName =      UL_L1_PRACH is registered
2688     BBU Pooling: taskId = 18 taskName =        UL_L1_SRS is registered
2689     BBU Pooling: taskId = 19 taskName =       DL_L1_POST is registered
2690     BBU Pooling: taskId = 20 taskName =       UL_L1_POST is registered
2691     BBU Pooling: taskId = 21 taskName = DL_L1_BEAM_WEIGHT_GEN is registered
2692     BBU Pooling: taskId = 22 taskName = DL_L1_BEAM_WEIGHT_TX is registered
2693     BBU Pooling: taskId = 23 taskName = UL_L1_BEAM_WEIGHT_GEN is registered
2694     BBU Pooling: taskId = 24 taskName = UL_L1_BEAM_WEIGHT_TX is registered
2695     BBU Pooling: taskId = 25 taskName =     UL_L1_SRS_CE is registered
2696     BBU Pooling: taskId = 26 taskName = UL_L1_SRS_REPORT is registered
2697     BBU Pooling: taskId = 27 taskName = UL_L1_PUSCH_CE0_PRE is registered
2698     BBU Pooling: taskId = 28 taskName = UL_L1_PUSCH_CE7_PRE is registered
2699     BBU Pooling: next taskList of     DL_L1_CONFIG:    DL_L1_PDSCH_TB    DL_L1_PDSCH_RS_GEN    DL_L1_CONTROL_CHANNELS
2700     BBU Pooling: next taskList of   DL_L1_PDSCH_TB:               N/A
2701
2702     BBU Pooling: next taskList of DL_L1_PDSCH_SCRAMBLER:  DL_L1_PDSCH_SYMBOL_TX
2703     BBU Pooling: next taskList of DL_L1_PDSCH_SYMBOL_TX:        DL_L1_POST
2704     BBU Pooling: next taskList of DL_L1_PDSCH_RS_GEN:  DL_L1_PDSCH_SYMBOL_TX
2705     BBU Pooling: next taskList of DL_L1_CONTROL_CHANNELS:        DL_L1_POST
2706     BBU Pooling: next taskList of     UL_L1_CONFIG:        UL_L1_POST    UL_L1_BEAM_WEIGHT_GEN
2707     BBU Pooling: next taskList of  UL_L1_PUSCH_CE0:  UL_L1_PUSCH_MMSE0    UL_L1_PUSCH_MMSE7
2708     BBU Pooling: next taskList of  UL_L1_PUSCH_CE7:  UL_L1_PUSCH_MMSE7
2709     BBU Pooling: next taskList of UL_L1_PUSCH_MMSE0_PRE:  UL_L1_PUSCH_MMSE0    UL_L1_PUSCH_MMSE7
2710     BBU Pooling: next taskList of UL_L1_PUSCH_MMSE7_PRE:  UL_L1_PUSCH_MMSE7
2711     BBU Pooling: next taskList of UL_L1_PUSCH_MMSE0:   UL_L1_PUSCH_LLR
2712     BBU Pooling: next taskList of UL_L1_PUSCH_MMSE7:   UL_L1_PUSCH_LLR
2713     BBU Pooling: next taskList of  UL_L1_PUSCH_LLR:  UL_L1_PUSCH_DECODE
2714     BBU Pooling: next taskList of UL_L1_PUSCH_DECODE:               N/A
2715
2716     BBU Pooling: next taskList of   UL_L1_PUSCH_TB:        UL_L1_POST
2717     BBU Pooling: next taskList of      UL_L1_PUCCH:        UL_L1_POST
2718     BBU Pooling: next taskList of      UL_L1_PRACH:        UL_L1_POST
2719     BBU Pooling: next taskList of        UL_L1_SRS:      UL_L1_SRS_CE
2720     BBU Pooling: next taskList of       DL_L1_POST:               N/A
2721
2722     BBU Pooling: next taskList of       UL_L1_POST:               N/A
2723
2724     BBU Pooling: next taskList of DL_L1_BEAM_WEIGHT_GEN:  DL_L1_BEAM_WEIGHT_TX
2725     BBU Pooling: next taskList of DL_L1_BEAM_WEIGHT_TX:        DL_L1_POST
2726     BBU Pooling: next taskList of UL_L1_BEAM_WEIGHT_GEN:  UL_L1_BEAM_WEIGHT_TX
2727     BBU Pooling: next taskList of UL_L1_BEAM_WEIGHT_TX:        UL_L1_POST
2728     BBU Pooling: next taskList of     UL_L1_SRS_CE:  UL_L1_SRS_REPORT
2729     BBU Pooling: next taskList of UL_L1_SRS_REPORT:               N/A
2730
2731     BBU Pooling: next taskList of UL_L1_PUSCH_CE0_PRE:   UL_L1_PUSCH_CE0     UL_L1_PUSCH_CE7
2732     BBU Pooling: next taskList of UL_L1_PUSCH_CE7_PRE:   UL_L1_PUSCH_CE7
2733     enter RtThread Launch
2734     Allocated gpThreadWorker[coreIdx: 0][CoreNum: 4]: [0x7f738c000b70]
2735     Allocated gpThreadWorker[coreIdx: 1][CoreNum: 5]: [0x7f738c000e20]
2736     Allocated gpThreadWorker[coreIdx: 2][CoreNum: 6]: [0x7f738c0010d0]
2737     Allocated gpThreadWorker[coreIdx: 3][CoreNum: 7]: [0x7f738c001380]
2738     Allocated gpThreadWorker[coreIdx: 4][CoreNum: 8]: [0x7f738c001630]
2739     Allocated gpThreadWorker[coreIdx: 5][CoreNum: 9]: [0x7f738c0018e0]
2740     launching Thread 1 Queue 0 uCoreIdx 1 CoreId 5 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2741
2742     launching Thread 0 Queue 0 uCoreIdx 0 CoreId 4 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2743
2744     launching Thread 2 Queue 0 uCoreIdx 2 CoreId 6 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2745
2746     launching Thread 3 Queue 0 uCoreIdx 3 CoreId 7 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2747
2748     Allocated gpThreadWorker[coreIdx: 6][CoreNum: 10]: [0x7f738c001b90]
2749     launching Thread 4 Queue 0 uCoreIdx 4 CoreId 8 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2750
2751     launching Thread 5 Queue 0 uCoreIdx 5 CoreId 9 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2752
2753     Allocated gpThreadWorker[coreIdx: 7][CoreNum: 11]: [0x7f738c001e40]
2754     Allocated gpThreadWorker[coreIdx: 8][CoreNum: 12]: [0x7f738c0020f0]
2755     bbupool_core_main: the server's coreNum = 48, the nCore = 18,nRtCoreMask = 0x1ff0001ff0, the nFeIfCore = 0,nFeIfCoreMask = 0x0
2756     bbupool_core_main pthread_setaffinity_np succeed: coreId = 2, result = 0
2757     Allocated gpThreadWorker[coreIdx: 9][CoreNum: 28]: [0x7f738c0023a0]
2758     launching Thread 6 Queue 0 uCoreIdx 6 CoreId 10 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2759
2760     Allocated gpThreadWorker[coreIdx: 10][CoreNum: 29]: [0x7f738c002650]
2761     launching Thread 7 Queue 0 uCoreIdx 7 CoreId 11 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2762
2763     Allocated gpThreadWorker[coreIdx: 11][CoreNum: 30]: [0x7f738c002900]
2764     launching Thread 8 Queue 0 uCoreIdx 8 CoreId 12 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2765
2766     launching Thread 9 Queue 0 uCoreIdx 9 CoreId 28 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2767
2768     Allocated gpThreadWorker[coreIdx: 12][CoreNum: 31]: [0x7f738c002bb0]
2769     Allocated gpThreadWorker[coreIdx: 13][CoreNum: 32]: [0x7f738c002e60]
2770     launching Thread 10 Queue 0 uCoreIdx 10 CoreId 29 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2771
2772     launching Thread 11 Queue 0 uCoreIdx 11 CoreId 30 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2773
2774     Allocated gpThreadWorker[coreIdx: 14][CoreNum: 33]: [0x7f738c003110]
2775     Allocated gpThreadWorker[coreIdx: 15][CoreNum: 34]: [0x7f738c0033c0]
2776     launching Thread 12 Queue 0 uCoreIdx 12 CoreId 31 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2777
2778     Allocated gpThreadWorker[coreIdx: 16][CoreNum: 35]: [0x7f738c003670]
2779     launching Thread 13 Queue 0 uCoreIdx 13 CoreId 32 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2780
2781     Allocated gpThreadWorker[coreIdx: 17][CoreNum: 36]: [0x7f738c003920]
2782     18 thread associated with queue 0:coreIdx 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17
2783     Leave RtThread Launch
2784     launching Thread 14 Queue 0 uCoreIdx 14 CoreId 33 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2785
2786     launching Thread 15 Queue 0 uCoreIdx 15 CoreId 34 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2787
2788     launching Thread 16 Queue 0 uCoreIdx 16 CoreId 35 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2789
2790     launching Thread 17 Queue 0 uCoreIdx 17 CoreId 36 Priority 94 Policy 1 nRtCoreSleep 1 nFriendCnt 0 nCurrentSfIdx -1
2791
2792     nr5g_gnb_mac2phy_api_proc_print_phy_init [0]:
2793         nCarrierIdx: 0
2794         nDMRSTypeAPos: 2
2795         nPhyCellId: 50
2796         nDLAbsFrePointA: 3500000
2797         nULAbsFrePointA: 3500000
2798         nDLBandwidth: 100
2799         nULBandwidth: 100
2800         nDLFftSize: 4096
2801         nULFftSize: 4096
2802         nSSBPwr: 0
2803         nSSBAbsFre: 0
2804         nSSBPeriod: 4
2805         nSSBSubcSpacing: 1
2806         nSSBSubcOffset: 0
2807         nSSBPrbOffset: 0
2808         nMIB[0]: 255
2809         nMIB[1]: 255
2810         nMIB[2]: 255
2811         nDLK0: 0
2812         nULK0: 0
2813         nSSBMask[0]: 0
2814         nSSBMask[1]: 0
2815         nNrOfTxAnt: 64
2816         nNrOfRxAnt: 64
2817         nNrOfDLPorts: 16
2818         nNrOfULPorts: 8
2819         nCarrierAggregationLevel: 2
2820         nFrameDuplexType: 1
2821         nSubcCommon: 1
2822         nTddPeriod: 10 (TDD)
2823         SlotConfig:
2824             Slot Sym 0 Sym 1 Sym 2 Sym 3 Sym 4 Sym 5 Sym 6 Sym 7 Sym 8 Sym 9 Sym10 Sym11 Sym12 Sym13
2825             0   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2826             1   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2827             2   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2828             3   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    GD    GD    UL    UL
2829             4   UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL
2830             5   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2831             6   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2832             7   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2833             8   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    GD    GD    UL    UL
2834             9   UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL
2835
2836         nPrachConfIdx: 100
2837         nPrachSubcSpacing: 1
2838         nPrachZeroCorrConf: 1
2839         nPrachRestrictSet: 0
2840         nPrachRootSeqIdx: 0
2841         nPrachFreqStart: 100
2842         nPrachFdm: 1
2843         nPrachSsbRach: 0
2844         nPrachNrofRxRU: 4
2845         nCyclicPrefix: 0
2846         nGroupHopFlag: 0
2847         nSequenceHopFlag: 0
2848         nHoppingId: 0
2849         nUrllcCapable: 0
2850         nUrllcMiniSlotMask: 1 (0x00000001)
2851     read_table: File table/common/pss_table.bin of size 381 read_size: 381
2852     read_table: File table/common/sss_table.bin of size 128016 read_size: 128016
2853     read_table: File table/common/srs_zc_36_plus.bin of size 905916 read_size: 905916
2854     read_table: File table/common/pucch_zc_36_plus.bin of size 383040 read_size: 383040
2855     read_table: File table/common/srs_wiener_sinc_comb2.bin of size 81216 read_size: 81216
2856     read_table: File table/common/srs_wiener_sinc_comb4.bin of size 81216 read_size: 81216
2857     BBU Pooling Info: maximum period length was configured, preMaxSF = 20480, postMasSF = 20480
2858     set_slot_type SlotPattern:
2859         Slot:       0    1    2    3    4    5    6    7    8    9
2860             0      DL   DL   DL   SP   UL   DL   DL   DL   SP   UL
2861
2862     PHYDI-INIT[from 2] PhyInstance: 0
2863     Processing MSG_TYPE_PHY_CONFIG_REQ: 1
2864     nr5g_gnb_mac2phy_api_proc_print_phy_init [1]:
2865         nCarrierIdx: 1
2866         nDMRSTypeAPos: 2
2867         nPhyCellId: 50
2868         nDLAbsFrePointA: 3500000
2869         nULAbsFrePointA: 3500000
2870         nDLBandwidth: 100
2871         nULBandwidth: 100
2872         nDLFftSize: 4096
2873         nULFftSize: 4096
2874         nSSBPwr: 0
2875         nSSBAbsFre: 0
2876         nSSBPeriod: 4
2877         nSSBSubcSpacing: 1
2878         nSSBSubcOffset: 0
2879         nSSBPrbOffset: 0
2880         nMIB[0]: 255
2881         nMIB[1]: 255
2882         nMIB[2]: 255
2883         nDLK0: 0
2884         nULK0: 0
2885         nSSBMask[0]: 0
2886         nSSBMask[1]: 0
2887         nNrOfTxAnt: 64
2888         nNrOfRxAnt: 64
2889         nNrOfDLPorts: 16
2890         nNrOfULPorts: 8
2891         nCarrierAggregationLevel: 2
2892         nFrameDuplexType: 1
2893         nSubcCommon: 1
2894         nTddPeriod: 10 (TDD)
2895         SlotConfig:
2896             Slot Sym 0 Sym 1 Sym 2 Sym 3 Sym 4 Sym 5 Sym 6 Sym 7 Sym 8 Sym 9 Sym10 Sym11 Sym12 Sym13
2897             0   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2898             1   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2899             2   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2900             3   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    GD    GD    UL    UL
2901             4   UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL
2902             5   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2903             6   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2904             7   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2905             8   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    GD    GD    UL    UL
2906             9   UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL
2907
2908         nPrachConfIdx: 100
2909         nPrachSubcSpacing: 1
2910         nPrachZeroCorrConf: 1
2911         nPrachRestrictSet: 0
2912         nPrachRootSeqIdx: 0
2913         nPrachFreqStart: 100
2914         nPrachFdm: 1
2915         nPrachSsbRach: 0
2916         nPrachNrofRxRU: 4
2917         nCyclicPrefix: 0
2918         nGroupHopFlag: 0
2919         nSequenceHopFlag: 0
2920         nHoppingId: 0
2921         nUrllcCapable: 0
2922         nUrllcMiniSlotMask: 1 (0x00000001)
2923     BBU Pooling Info: maximum period length was configured, preMaxSF = 20480, postMasSF = 20480
2924     set_slot_type SlotPattern:
2925         Slot:       0    1    2    3    4    5    6    7    8    9
2926             0      DL   DL   DL   SP   UL   DL   DL   DL   SP   UL
2927
2928     PHYDI-INIT[from 2] PhyInstance: 1
2929     Processing MSG_TYPE_PHY_CONFIG_REQ: 2
2930     nr5g_gnb_mac2phy_api_proc_print_phy_init [2]:
2931         nCarrierIdx: 2
2932         nDMRSTypeAPos: 2
2933         nPhyCellId: 50
2934         nDLAbsFrePointA: 3500000
2935         nULAbsFrePointA: 3500000
2936         nDLBandwidth: 100
2937         nULBandwidth: 100
2938         nDLFftSize: 4096
2939         nULFftSize: 4096
2940         nSSBPwr: 0
2941         nSSBAbsFre: 0
2942         nSSBPeriod: 4
2943         nSSBSubcSpacing: 1
2944         nSSBSubcOffset: 0
2945         nSSBPrbOffset: 0
2946         nMIB[0]: 255
2947         nMIB[1]: 255
2948         nMIB[2]: 255
2949         nDLK0: 0
2950         nULK0: 0
2951         nSSBMask[0]: 0
2952         nSSBMask[1]: 0
2953         nNrOfTxAnt: 64
2954         nNrOfRxAnt: 64
2955         nNrOfDLPorts: 16
2956         nNrOfULPorts: 8
2957         nCarrierAggregationLevel: 2
2958         nFrameDuplexType: 1
2959         nSubcCommon: 1
2960         nTddPeriod: 10 (TDD)
2961         SlotConfig:
2962             Slot Sym 0 Sym 1 Sym 2 Sym 3 Sym 4 Sym 5 Sym 6 Sym 7 Sym 8 Sym 9 Sym10 Sym11 Sym12 Sym13
2963             0   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2964             1   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2965             2   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2966             3   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    GD    GD    UL    UL
2967             4   UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL
2968             5   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2969             6   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2970             7   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    DL
2971             8   DL    DL    DL    DL    DL    DL    DL    DL    DL    DL    GD    GD    UL    UL
2972             9   UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL    UL
2973
2974         nPrachConfIdx: 100
2975         nPrachSubcSpacing: 1
2976         nPrachZeroCorrConf: 1
2977         nPrachRestrictSet: 0
2978         nPrachRootSeqIdx: 0
2979         nPrachFreqStart: 100
2980         nPrachFdm: 1
2981         nPrachSsbRach: 0
2982         nPrachNrofRxRU: 4
2983         nCyclicPrefix: 0
2984         nGroupHopFlag: 0
2985         nSequenceHopFlag: 0
2986         nHoppingId: 0
2987         nUrllcCapable: 0
2988         nUrllcMiniSlotMask: 1 (0x00000001)
2989     BBU Pooling Info: maximum period length was configured, preMaxSF = 20480, postMasSF = 20480
2990     set_slot_type SlotPattern:
2991         Slot:       0    1    2    3    4    5    6    7    8    9
2992             0      DL   DL   DL   SP   UL   DL   DL   DL   SP   UL
2993
2994     PHYDI-INIT[from 2] PhyInstance: 2
2995
2996     ---------------------------------------------------------
2997     Global Variables:
2998     ---------------------------------------------------------
2999     gCarrierAggLevel:                    3
3000     gCarrierAggLevelInit:                3
3001     gSupportedAVX2                       1
3002     ---------------------------------------------------------
3003
3004     Received MSG_TYPE_PHY_START_REQ: 0
3005     Received MSG_TYPE_PHY_START_REQ: 1
3006     Received MSG_TYPE_PHY_START_REQ: 2
3007     Processing MSG_TYPE_PHY_START_REQ: 0
3008     di_open port 0
3009
3010     xran_init_vfs_mapping: p 0 vf 0
3011     xran_init_vfs_mapping: p 0 vf 1
3012     XRAN_UP_VF: 0x0000
3013     xran_timing_source_thread [CPU 22] [PID:  29437]
3014     xran_open [CPU  2] [PID:  29437]
3015     Waithing on Timing thread...
3016     TTI interval 500 [us]
3017     Start C-plane DL 71 us after TTI  [trigger on sym 2]
3018     Start C-plane UL 200 us after TTI  [trigger on sym 6]
3019     Start U-plane DL 196 us before OTA [offset  in sym -5]
3020     Start U-plane UL 75 us OTA        [offset  in sym 3]
3021     C-plane to U-plane delay 125 us after TTI
3022     Start Sym timer 35714 ns
3023     di_open port 1
3024
3025     xran_init_vfs_mapping: p 1 vf 2
3026     xran_init_vfs_mapping: p 1 vf 3
3027     Start C-plane DL 71 us after TTI  [trigger on sym 2]
3028     Start C-plane UL 200 us after TTI  [trigger on sym 6]
3029     Start U-plane DL 196 us before OTA [offset  in sym -5]
3030     Start U-plane UL 75 us OTA        [offset  in sym 3]
3031     C-plane to U-plane delay 125 us after TTI
3032     Start Sym timer 35714 ns
3033     xran_open [CPU  2] [PID:  29437]
3034     Waithing on Timing thread...
3035     di_open port 2
3036
3037     xran_init_vfs_mapping: p 2 vf 4
3038     xran_init_vfs_mapping: p 2 vf 5
3039     Start C-plane DL 71 us after TTI  [trigger on sym 2]
3040     Start C-plane UL 200 us after TTI  [trigger on sym 6]
3041     Start U-plane DL 196 us before OTA [offset  in sym -5]
3042     Start U-plane UL 75 us OTA        [offset  in sym 3]
3043     C-plane to U-plane delay 125 us after TTI
3044     Start Sym timer 35714 ns
3045     O-XU      0
3046     HW        1
3047     Num cores 4
3048     Num ports 3
3049     O-RU Cat  1
3050     O-RU CC   3
3051     O-RU eAxC 16
3052     p:0 XRAN_JOB_TYPE_CP_DL worker id 1
3053     p:0 XRAN_JOB_TYPE_CP_UL worker id 1
3054     p:1 XRAN_JOB_TYPE_CP_DL worker id 1
3055     p:1 XRAN_JOB_TYPE_CP_UL worker id 1
3056     p:2 XRAN_JOB_TYPE_CP_DL worker id 1
3057     p:2 XRAN_JOB_TYPE_CP_UL worker id 1
3058     p:1 XRAN_JOB_TYPE_CP_DL worker id 2
3059     p:1 XRAN_JOB_TYPE_CP_UL worker id 2
3060     p:2 XRAN_JOB_TYPE_CP_DL worker id 2
3061     p:2 XRAN_JOB_TYPE_CP_UL worker id 2
3062     xran_generic_worker_thread [CPU 23] [PID:  29437]
3063     spawn worker 0 core 23
3064     xran_generic_worker_thread [CPU 24] [PID:  29437]
3065     spawn worker 1 core 24
3066     xran_generic_worker_thread [CPU 25] [PID:  29437]
3067     spawn worker 2 core 25
3068     xran_open [CPU  2] [PID:  29437]
3069     Waithing on Timing thread...
3070     ----------------------------------------------------------------------------
3071     mem_mgr_display_size:
3072         Num Memory Alloc:           38,294
3073         Total Memory Size:  20,049,968,118
3074     ----------------------------------------------------------------------------
3075
3076
3077     PHYDI-START[from 2] PhyInstance: 0, Mode: 4, Count: 100207, Period: 0, NumSlotPerSfn: 20
3078     PHYDI-START[from 2] PhyInstance: 1, Mode: 4, Count: 100207, Period: 0, NumSlotPerSfn: 20
3079     PHYDI-START[from 2] PhyInstance: 2, Mode: 4, Count: 100207, Period: 0, NumSlotPerSfn: 20
3080     Setting nMultiCellModeDelay: 40000
3081     nr5g_gnb_urllc_register_call_backs: nTimerMode[0] nUrllcMiniSlotMask[0]
3082     port [0] gnb_io_xran_start: gGnbIoXranStarted[0] CC 3 Ant 16 AntElm 64  [Cell: nNrOfDLPorts 16 nNrOfULPorts 8]
3083     port 0 has 1 CCs
3084     port 0 cc_id 0 is phy id 0
3085     XRAN front haul xran_mm_init
3086     xran_sector_get_instances [0]: CC 0 handle 0x7f6fe7383280
3087     Handle: 0xee1c8e0 Instance: 0x7f6fe7383280
3088     gnb_io_xran_start [0]: CC 0 handle 0x7f6fe7383280
3089     Sucess xran_mm_init Instance 0x7f6fe7383280
3090     nSectorNum 1
3091     ru_0_cc_0_idx_0: [ handle 0x7f6fe7383280 0 0 ] [nPoolIndex 0] nNumberOfBuffers 8960 nBufferSize 14432
3092     CC:[ handle 0x7f6fe7383280 ru 0 cc_idx 0 ] [nPoolIndex 0] mb pool 0x44c493480
3093     ru_0_cc_0_idx_1: [ handle 0x7f6fe7383280 0 0 ] [nPoolIndex 1] nNumberOfBuffers 286720 nBufferSize 32
3094     CC:[ handle 0x7f6fe7383280 ru 0 cc_idx 0 ] [nPoolIndex 1] mb pool 0x444381640
3095     ru_0_cc_0_idx_2: [ handle 0x7f6fe7383280 0 0 ] [nPoolIndex 2] nNumberOfBuffers 8960 nBufferSize 12560
3096     CC:[ handle 0x7f6fe7383280 ru 0 cc_idx 0 ] [nPoolIndex 2] mb pool 0x443dff2c0
3097     ru_0_cc_0_idx_3: [ handle 0x7f6fe7383280 0 0 ] [nPoolIndex 3] nNumberOfBuffers 8960 nBufferSize 14432
3098     CC:[ handle 0x7f6fe7383280 ru 0 cc_idx 0 ] [nPoolIndex 3] mb pool 0x443c5cf40
3099     ru_0_cc_0_idx_4: [ handle 0x7f6fe7383280 0 0 ] [nPoolIndex 4] nNumberOfBuffers 286720 nBufferSize 32
3100     CC:[ handle 0x7f6fe7383280 ru 0 cc_idx 0 ] [nPoolIndex 4] mb pool 0x443ababc0
3101     ru_0_cc_0_idx_5: [ handle 0x7f6fe7383280 0 0 ] [nPoolIndex 5] nNumberOfBuffers 8960 nBufferSize 12560
3102     CC:[ handle 0x7f6fe7383280 ru 0 cc_idx 0 ] [nPoolIndex 5] mb pool 0x443538840
3103     ru_0_cc_0_idx_6: [ handle 0x7f6fe7383280 0 0 ] [nPoolIndex 6] nNumberOfBuffers 8960 nBufferSize 8192
3104     CC:[ handle 0x7f6fe7383280 ru 0 cc_idx 0 ] [nPoolIndex 6] mb pool 0x4433964c0
3105     ru_0_cc_0_idx_7: [ handle 0x7f6fe7383280 0 0 ] [nPoolIndex 7] nNumberOfBuffers 35840 nBufferSize 14432
3106     CC:[ handle 0x7f6fe7383280 ru 0 cc_idx 0 ] [nPoolIndex 7] mb pool 0x4431f4140
3107     ru_0_cc_0_idx_8: [ handle 0x7f6fe7383280 0 0 ] [nPoolIndex 8] nNumberOfBuffers 1146880 nBufferSize 32
3108     CC:[ handle 0x7f6fe7383280 ru 0 cc_idx 0 ] [nPoolIndex 8] mb pool 0x442ff1dc0
3109     ru_0_cc_0_idx_9: [ handle 0x7f6fe7383280 0 0 ] [nPoolIndex 9] nNumberOfBuffers 35840 nBufferSize 12560
3110     CC:[ handle 0x7f6fe7383280 ru 0 cc_idx 0 ] [nPoolIndex 9] mb pool 0x441e6fa40
3111     port [0] gnb_io_xran_init_cp
3112     port [0] init xran successfully
3113     port [1] gnb_io_xran_start: gGnbIoXranStarted[0] CC 3 Ant 16 AntElm 64  [Cell: nNrOfDLPorts 16 nNrOfULPorts 8]
3114     port 1 has 1 CCs
3115     port 1 cc_id 0 is phy id 1
3116     XRAN front haul xran_mm_init
3117     xran_sector_get_instances [1]: CC 0 handle 0x7f6fe7383380
3118     Handle: 0xee1c940 Instance: 0x7f6fe7383380
3119     gnb_io_xran_start [1]: CC 0 handle 0x7f6fe7383380
3120     Sucess xran_mm_init Instance 0x7f6fe7383280
3121     nSectorNum 1
3122     ru_1_cc_0_idx_0: [ handle 0x7f6fe7383380 1 0 ] [nPoolIndex 0] nNumberOfBuffers 8960 nBufferSize 14432
3123     CC:[ handle 0x7f6fe7383380 ru 1 cc_idx 0 ] [nPoolIndex 0] mb pool 0x2a1525740
3124     ru_1_cc_0_idx_1: [ handle 0x7f6fe7383380 1 0 ] [nPoolIndex 1] nNumberOfBuffers 286720 nBufferSize 32
3125     CC:[ handle 0x7f6fe7383380 ru 1 cc_idx 0 ] [nPoolIndex 1] mb pool 0x299413900
3126     ru_1_cc_0_idx_2: [ handle 0x7f6fe7383380 1 0 ] [nPoolIndex 2] nNumberOfBuffers 8960 nBufferSize 12560
3127     CC:[ handle 0x7f6fe7383380 ru 1 cc_idx 0 ] [nPoolIndex 2] mb pool 0x28f1112c0
3128     ru_1_cc_0_idx_3: [ handle 0x7f6fe7383380 1 0 ] [nPoolIndex 3] nNumberOfBuffers 8960 nBufferSize 14432
3129     CC:[ handle 0x7f6fe7383380 ru 1 cc_idx 0 ] [nPoolIndex 3] mb pool 0x287f4fb80
3130     ru_1_cc_0_idx_4: [ handle 0x7f6fe7383380 1 0 ] [nPoolIndex 4] nNumberOfBuffers 286720 nBufferSize 32
3131     CC:[ handle 0x7f6fe7383380 ru 1 cc_idx 0 ] [nPoolIndex 4] mb pool 0x27fe3dd40
3132     ru_1_cc_0_idx_5: [ handle 0x7f6fe7383380 1 0 ] [nPoolIndex 5] nNumberOfBuffers 8960 nBufferSize 12560
3133     CC:[ handle 0x7f6fe7383380 ru 1 cc_idx 0 ] [nPoolIndex 5] mb pool 0x275b3b700
3134     ru_1_cc_0_idx_6: [ handle 0x7f6fe7383380 1 0 ] [nPoolIndex 6] nNumberOfBuffers 8960 nBufferSize 8192
3135     CC:[ handle 0x7f6fe7383380 ru 1 cc_idx 0 ] [nPoolIndex 6] mb pool 0x26e979fc0
3136     ru_1_cc_0_idx_7: [ handle 0x7f6fe7383380 1 0 ] [nPoolIndex 7] nNumberOfBuffers 35840 nBufferSize 14432
3137     CC:[ handle 0x7f6fe7383380 ru 1 cc_idx 0 ] [nPoolIndex 7] mb pool 0x269ce9980
3138     ru_1_cc_0_idx_8: [ handle 0x7f6fe7383380 1 0 ] [nPoolIndex 8] nNumberOfBuffers 1146880 nBufferSize 32
3139     O-DU: thread_run start time: 08/11/20 23:05:24.000000001 UTC [500]
3140     CC:[ handle 0x7f6fe7383380 ru 1 cc_idx 0 ] [nPoolIndex 8] mb pool 0x249d33b40
3141     ru_1_cc_0_idx_9: [ handle 0x7f6fe7383380 1 0 ] [nPoolIndex 9] nNumberOfBuffers 35840 nBufferSize 12560
3142     CC:[ handle 0x7f6fe7383380 ru 1 cc_idx 0 ] [nPoolIndex 9] mb pool 0x2215b1500
3143     port [1] gnb_io_xran_init_cp
3144     port [1] init xran successfully
3145     port [2] gnb_io_xran_start: gGnbIoXranStarted[0] CC 3 Ant 16 AntElm 64  [Cell: nNrOfDLPorts 16 nNrOfULPorts 8]
3146     port 2 has 1 CCs
3147     port 2 cc_id 0 is phy id 2
3148     XRAN front haul xran_mm_init
3149     xran_sector_get_instances [2]: CC 0 handle 0x7f6fe7383440
3150     Handle: 0xee1c9a0 Instance: 0x7f6fe7383440
3151     gnb_io_xran_start [2]: CC 0 handle 0x7f6fe7383440
3152     Sucess xran_mm_init Instance 0x7f6fe7383280
3153     nSectorNum 1
3154     ru_2_cc_0_idx_0: [ handle 0x7f6fe7383440 2 0 ] [nPoolIndex 0] nNumberOfBuffers 8960 nBufferSize 14432
3155     CC:[ handle 0x7f6fe7383440 ru 2 cc_idx 0 ] [nPoolIndex 0] mb pool 0x203b7bdc0
3156     ru_2_cc_0_idx_1: [ handle 0x7f6fe7383440 2 0 ] [nPoolIndex 1] nNumberOfBuffers 286720 nBufferSize 32
3157     CC:[ handle 0x7f6fe7383440 ru 2 cc_idx 0 ] [nPoolIndex 1] mb pool 0x1fba69f80
3158     ru_2_cc_0_idx_2: [ handle 0x7f6fe7383440 2 0 ] [nPoolIndex 2] nNumberOfBuffers 8960 nBufferSize 12560
3159     CC:[ handle 0x7f6fe7383440 ru 2 cc_idx 0 ] [nPoolIndex 2] mb pool 0x1f1767940
3160     ru_2_cc_0_idx_3: [ handle 0x7f6fe7383440 2 0 ] [nPoolIndex 3] nNumberOfBuffers 8960 nBufferSize 14432
3161     CC:[ handle 0x7f6fe7383440 ru 2 cc_idx 0 ] [nPoolIndex 3] mb pool 0x1ea5a6200
3162     ru_2_cc_0_idx_4: [ handle 0x7f6fe7383440 2 0 ] [nPoolIndex 4] nNumberOfBuffers 286720 nBufferSize 32
3163     CC:[ handle 0x7f6fe7383440 ru 2 cc_idx 0 ] [nPoolIndex 4] mb pool 0x1e24943c0
3164     ru_2_cc_0_idx_5: [ handle 0x7f6fe7383440 2 0 ] [nPoolIndex 5] nNumberOfBuffers 8960 nBufferSize 12560
3165     CC:[ handle 0x7f6fe7383440 ru 2 cc_idx 0 ] [nPoolIndex 5] mb pool 0x1d8191d80
3166     ru_2_cc_0_idx_6: [ handle 0x7f6fe7383440 2 0 ] [nPoolIndex 6] nNumberOfBuffers 8960 nBufferSize 8192
3167     CC:[ handle 0x7f6fe7383440 ru 2 cc_idx 0 ] [nPoolIndex 6] mb pool 0x1d0fd0640
3168     ru_2_cc_0_idx_7: [ handle 0x7f6fe7383440 2 0 ] [nPoolIndex 7] nNumberOfBuffers 35840 nBufferSize 14432
3169     CC:[ handle 0x7f6fe7383440 ru 2 cc_idx 0 ] [nPoolIndex 7] mb pool 0x1cc340000
3170     ru_2_cc_0_idx_8: [ handle 0x7f6fe7383440 2 0 ] [nPoolIndex 8] nNumberOfBuffers 1146880 nBufferSize 32
3171     CC:[ handle 0x7f6fe7383440 ru 2 cc_idx 0 ] [nPoolIndex 8] mb pool 0x1ac38a1c0
3172     ru_2_cc_0_idx_9: [ handle 0x7f6fe7383440 2 0 ] [nPoolIndex 9] nNumberOfBuffers 35840 nBufferSize 12560
3173     CC:[ handle 0x7f6fe7383440 ru 2 cc_idx 0 ] [nPoolIndex 9] mb pool 0x183c07b80
3174     port [2] gnb_io_xran_init_cp
3175     port [2] init xran successfully
3176     O-DU: XRAN start time: 08/11/20 23:05:24.384220762 UTC [500]
3177     BBU Pooling: enter multicell Activate!
3178     BBU Pooling Info: bbupool rt thread start on CoreIdx 14 coreId 33 at 118352443946329 at sf=0 with queue 0 successfully
3179     BBU Pooling Info: bbupool rt thread start on CoreIdx 1 coreId 5 at 118352443939667 at sf=0 with queue 0 successfully
3180     BBU Pooling Info: bbupool rt thread start on CoreIdx 11 coreId 30 at 118352443942535 at sf=0 with queue 0 successfully
3181     BBU Pooling Info: bbupool rt thread start on CoreIdx 8 coreId 12 at 118352443944575 at sf=0 with queue 0 successfully
3182     BBU Pooling: active result: Q_id = 0,currenSf = 0, curCellNum = 0, activesfn = 4, CellNumInActSfn = 3
3183     BBU Pooling Info: bbupool rt thread start on CoreIdx 2 coreId 6 at 118352443929961 at sf=0 with queue 0 successfully
3184     BBU Pooling Info: bbupool rt thread start on CoreIdx 15 coreId 34 at 118352443933301 at sf=0 with queue 0 successfully
3185     BBU Pooling: multiCell Activate sucessfully!
3186     BBU Pooling Info: bbupool rt thread start on CoreIdx 13 coreId 32 at 118352443935245 at sf=0 with queue 0 successfully
3187     BBU Pooling Info: bbupool rt thread start on CoreIdx 4 coreId 8 at 118352443936745 at sf=0 with queue 0 successfully
3188     BBU Pooling Info: bbupool rt thread start on CoreIdx 6 coreId 10 at 118352443936883 at sf=0 with queue 0 successfully
3189     BBU Pooling Info: bbupool rt thread start on CoreIdx 3 coreId 7 at 118352443936747 at sf=0 with queue 0 successfully
3190     BBU Pooling Info: bbupool rt thread start on CoreIdx 12 coreId 31 at 118352443938019 at sf=0 with queue 0 successfully
3191     BBU Pooling Info: bbupool rt thread start on CoreIdx 5 coreId 9 at 118352443939937 at sf=0 with queue 0 successfully
3192     BBU Pooling Info: bbupool rt thread start on CoreIdx 9 coreId 28 at 118352443941217 at sf=0 with queue 0 successfully
3193     BBU Pooling Info: bbupool rt thread start on CoreIdx 16 coreId 35 at 118352443944465 at sf=0 with queue 0 successfully
3194     BBU Pooling Info: bbupool rt thread start on CoreIdx 17 coreId 36 at 118352443937701 at sf=0 with queue 0 successfully
3195     BBU Pooling Info: bbupool rt thread start on CoreIdx 0 coreId 4 at 118352443926969 at sf=0 with queue 0 successfully
3196     BBU Pooling Info: bbupool rt thread start on CoreIdx 10 coreId 29 at 118352443928691 at sf=0 with queue 0 successfully
3197     BBU Pooling Info: bbupool rt thread start on CoreIdx 7 coreId 11 at 118352443931713 at sf=0 with queue 0 successfully
3198     phy_bbupool_rx_handler: PhyId[0] nSfIdx[4] frame,slot[0,5] gNumSlotPerSfn[20]
3199     ==== l1app Time: 5002 ms NumCarrier: 3 NumBbuCores: 18. Tti2Tti Time: [  0.00..  0.00..  0.00] usces
3200     ==== [o-du0][rx 3807776 pps 761555 kbps 4744396][tx 10937607 pps 2187521 kbps 26031486] [on_time 3807776 early 0 late 0 corrupt 0 pkt_dupl 144 Total 3807776]
3201         Pusch[  439372   439372   439372   439372   439372   439372   439372   439372] SRS[  292800]
3202     ==== [o-du1][rx 1469469 pps 293893 kbps 2684928][tx 3649817 pps 729963 kbps 9156812] [on_time 1469469 early 0 late 0 corrupt 0 pkt_dupl 144 Total 1469469]
3203         Pusch[  146964   146956   146964   146956   146964   146956   146964   146956] SRS[  293788]
3204     ==== [o-du2][rx 1469463 pps 293892 kbps 2684960][tx 3648883 pps 729776 kbps 9152795] [on_time 1469463 early 0 late 0 corrupt 0 pkt_dupl 144 Total 1469463]
3205         Pusch[  146956   146956   146956   146956   146956   146956   146956   146956] SRS[  293815]
3206     -------------------------------------------------------------------------------------------------------------------------------------------------------
3207         Cell        DL Tput           UL Tput         UL BLER
3208         0 (Kbps)          0          0 /         0      0.00%
3209         1 (Kbps)          0          0 /         0      0.00%
3210         2 (Kbps)          0          0 /         0      0.00%
3211     -------------------------------------------------------------------------------------------------------------------------------------------------------
3212     Core Utilization [18 BBU core(s)]:
3213         Core Id:   4   5   6   7   8   9  10  11  12  28  29  30  31  32  33  34  35  36   Avg
3214         Util %:    0   4   2   4   4   2   3  13  17   0  13  15  14  16  14  17  15  14  9.28
3215         Xran Id:  22  23  24  25     Master Core Util:  85 %
3216     -------------------------------------------------------------------------------------------------------------------------------------------------------
3217     ==== l1app Time: 10002 ms NumCarrier: 3 NumBbuCores: 18. Tti2Tti Time: [  0.00..  0.00..  0.00] usces
3218     ==== [o-du0][rx 5472406 pps 332926 kbps 4744396][tx 21871698 pps 2186818 kbps 26038405] [on_time 5472406 early 0 late 0 corrupt 0 pkt_dupl 144 Total 5472406]
3219         Pusch[  192084   192078   192078   192078   192078   192078   192078   192078] SRS[  128000]
3220     ==== [o-du1][rx 2109680 pps 128042 kbps 2684917][tx 7297930 pps 729622 kbps 9156922] [on_time 2109680 early 0 late 0 corrupt 0 pkt_dupl 144 Total 2109680]
3221         Pusch[   64026    64026    64026    64026    64026    64026    64026    64026] SRS[  128004]
3222     ==== [o-du2][rx 2109682 pps 128043 kbps 2684993][tx 7296833 pps 729590 kbps 9156258] [on_time 2109682 early 0 late 0 corrupt 0 pkt_dupl 144 Total 2109682]
3223         Pusch[   64026    64026    64026    64026    64026    64026    64026    64026] SRS[  128011]
3224     -------------------------------------------------------------------------------------------------------------------------------------------------------
3225         Cell        DL Tput           UL Tput         UL BLER
3226         0 (Kbps)  6,894,368    576,420 /   576,492      0.00%
3227         1 (Kbps)          0          0 /         0      0.00%
3228         2 (Kbps)          0          0 /         0      0.00%
3229     -------------------------------------------------------------------------------------------------------------------------------------------------------
3230     Core Utilization [18 BBU core(s)]:
3231         Core Id:   4   5   6   7   8   9  10  11  12  28  29  30  31  32  33  34  35  36   Avg
3232         Util %:   15  30  34  29  26  28  26  46  50   0  40  40  43  42  44  42  48  50 35.17
3233         Xran Id:  22  23  24  25     Master Core Util:  95 %
3234     -------------------------------------------------------------------------------------------------------------------------------------------------------
3235     ==== l1app Time: 15003 ms NumCarrier: 3 NumBbuCores: 18. Tti2Tti Time: [  0.00..  0.00..  0.00] usces
3236     ==== [o-du0][rx 7136544 pps 332827 kbps 4744396][tx 32806663 pps 2186993 kbps 26042173] [on_time 7136544 early 0 late 0 corrupt 0 pkt_dupl 144 Total 7136544]
3237         Pusch[  192012   192018   192018   192018   192018   192018   192018   192018] SRS[  128000]
3238     ==== [o-du1][rx 2749728 pps 128009 kbps 2684895][tx 10945622 pps 729538 kbps 9155645] [on_time 2749728 early 0 late 0 corrupt 0 pkt_dupl 144 Total 2749728]
3239         Pusch[   64006    64006    64006    64006    64006    64006    64006    64006] SRS[  128000]
3240     ==== [o-du2][rx 2749730 pps 128009 kbps 2684840][tx 10944272 pps 729487 kbps 9154660] [on_time 2749730 early 0 late 0 corrupt 0 pkt_dupl 144 Total 2749730]
3241         Pusch[   64006    64006    64006    64006    64006    64006    64006    64006] SRS[  128000]
3242     -------------------------------------------------------------------------------------------------------------------------------------------------------
3243         Cell        DL Tput           UL Tput         UL BLER
3244         0 (Kbps)  6,896,256    576,780 /   576,780      0.00%
3245         1 (Kbps)    539,740     65,260 /    65,260      0.00%
3246         2 (Kbps)          0          0 /         0      0.00%
3247     -------------------------------------------------------------------------------------------------------------------------------------------------------
3248     Core Utilization [18 BBU core(s)]:
3249         Core Id:   4   5   6   7   8   9  10  11  12  28  29  30  31  32  33  34  35  36   Avg
3250         Util %:   27  33  40  38  38  35  34  56  56  26  50  47  48  47  51  48  57  57 43.78
3251         Xran Id:  22  23  24  25     Master Core Util:  95 %
3252     -------------------------------------------------------------------------------------------------------------------------------------------------------
3253     Setting MLogMask because nMLogDelay == 0
3254     ==== l1app Time: 20002 ms NumCarrier: 3 NumBbuCores: 18. Tti2Tti Time: [480.00..500.23..516.00] usces
3255     ==== [o-du0][rx 8799776 pps 332646 kbps 4744396][tx 43740623 pps 2186792 kbps 26042944] [on_time 8799776 early 0 late 0 corrupt 0 pkt_dupl 144 Total 8799776]
3256         Pusch[  191904   191904   191904   191904   191904   191904   191904   191904] SRS[  128000]
3257     ==== [o-du1][rx 3389472 pps 127948 kbps 2684982][tx 14591619 pps 729199 kbps 9154093] [on_time 3389472 early 0 late 0 corrupt 0 pkt_dupl 144 Total 3389472]
3258         Pusch[   63968    63968    63968    63968    63968    63968    63968    63968] SRS[  128000]
3259     ==== [o-du2][rx 3389474 pps 127948 kbps 2684873][tx 14589997 pps 729145 kbps 9152608] [on_time 3389474 early 0 late 0 corrupt 0 pkt_dupl 144 Total 3389474]
3260         Pusch[   63968    63968    63968    63968    63968    63968    63968    63968] SRS[  128000]
3261     -------------------------------------------------------------------------------------------------------------------------------------------------------
3262         Cell        DL Tput           UL Tput         UL BLER
3263         0 (Kbps)  6,896,256    576,780 /   576,780      0.00%
3264         1 (Kbps)    539,814     65,260 /    65,260      0.00%
3265         2 (Kbps)    539,814     65,260 /    65,260      0.00%
3266     -------------------------------------------------------------------------------------------------------------------------------------------------------
3267     Core Utilization [18 BBU core(s)]:
3268         Core Id:   4   5   6   7   8   9  10  11  12  28  29  30  31  32  33  34  35  36   Avg
3269         Util %:   43  47  46  43  42  43  41  61  60  27  57  56  58  57  55  56  64  62 51.00
3270         Xran Id:  22  23  24  25     Master Core Util:  96 %
3271     -------------------------------------------------------------------------------------------------------------------------------------------------------
3272     ==== l1app Time: 25002 ms NumCarrier: 3 NumBbuCores: 18. Tti2Tti Time: [442.00..500.12..562.00] usces
3273     ==== [o-du0][rx 10463824 pps 332809 kbps 4744396][tx 54675513 pps 2186978 kbps 26044150] [on_time 10463824 early 0 late 0 corrupt 0 pkt_dupl 144 Total 10463824]
3274         Pusch[  192006   192006   192006   192006   192006   192006   192006   192006] SRS[  128000]
3275     ==== [o-du1][rx 4029487 pps 128003 kbps 2684928][tx 18237287 pps 729133 kbps 9150163] [on_time 4029487 early 0 late 0 corrupt 0 pkt_dupl 144 Total 4029487]
3276         Pusch[   64002    64002    64002    64002    64002    64002    64002    64001] SRS[  128000]
3277     ==== [o-du2][rx 4029474 pps 128000 kbps 2684873][tx 18235338 pps 729068 kbps 9148513] [on_time 4029474 early 0 late 0 corrupt 0 pkt_dupl 144 Total 4029474]
3278         Pusch[   64000    64000    64000    64000    64000    64000    64000    64000] SRS[  128000]
3279     -------------------------------------------------------------------------------------------------------------------------------------------------------
3280         Cell        DL Tput           UL Tput         UL BLER
3281         0 (Kbps)  6,896,256    576,492 /   576,492      0.00%
3282         1 (Kbps)    539,814     65,260 /    65,260      0.00%
3283         2 (Kbps)    539,814     65,260 /    65,260      0.00%
3284     -------------------------------------------------------------------------------------------------------------------------------------------------------
3285     Core Utilization [18 BBU core(s)]:
3286         Core Id:   4   5   6   7   8   9  10  11  12  28  29  30  31  32  33  34  35  36   Avg
3287         Util %:   44  48  46  46  44  41  43  62  61  27  58  59  55  56  56  58  61  62 51.50
3288         Xran Id:  22  23  24  25     Master Core Util:  95 %
3289     -------------------------------------------------------------------------------------------------------------------------------------------------------
3290     ==== l1app Time: 30002 ms NumCarrier: 3 NumBbuCores: 18. Tti2Tti Time: [435.00..500.12..562.00] usces
3291     ==== [o-du0][rx 12127888 pps 332812 kbps 4744396][tx 65610457 pps 2186988 kbps 26044065] [on_time 12127888 early 0 late 0 corrupt 0 pkt_dupl 144 Total 12127888]
3292         Pusch[  192012   192006   192012   192006   192010   192006   192006   192006] SRS[  128000]
3293     ==== [o-du1][rx 4669504 pps 128003 kbps 2685058][tx 21883550 pps 729252 kbps 9152750] [on_time 4669504 early 0 late 0 corrupt 0 pkt_dupl 144 Total 4669504]
3294         Pusch[   64002    64002    64002    64002    64002    64002    64002    64003] SRS[  128000]
3295     ==== [o-du2][rx 4669498 pps 128004 kbps 2684993][tx 21881293 pps 729191 kbps 9151846] [on_time 4669498 early 0 late 0 corrupt 0 pkt_dupl 144 Total 4669498]
3296         Pusch[   64004    64004    64004    64004    64002    64002    64002    64002] SRS[  128000]
3297     -------------------------------------------------------------------------------------------------------------------------------------------------------
3298         Cell        DL Tput           UL Tput         UL BLER
3299         0 (Kbps)  6,896,256    577,069 /   577,069      0.00%
3300         1 (Kbps)    539,814     65,260 /    65,260      0.00%
3301         2 (Kbps)    539,814     65,260 /    65,260      0.00%
3302     -------------------------------------------------------------------------------------------------------------------------------------------------------
3303     Core Utilization [18 BBU core(s)]:
3304         Core Id:   4   5   6   7   8   9  10  11  12  28  29  30  31  32  33  34  35  36   Avg
3305         Util %:   44  47  45  47  43  43  42  63  63  27  56  56  56  55  58  55  65  62 51.50
3306         Xran Id:  22  23  24  25     Master Core Util:  95 %
3307     -------------------------------------------------------------------------------------------------------------------------------------------------------
3308     ==== l1app Time: 35002 ms NumCarrier: 3 NumBbuCores: 18. Tti2Tti Time: [434.00..500.12..554.00] usces
3309     ==== [o-du0][rx 13792256 pps 332873 kbps 4744892][tx 76545521 pps 2187012 kbps 26042901] [on_time 13792256 early 0 late 0 corrupt 0 pkt_dupl 144 Total 13792256]
3310         Pusch[  192042   192048   192042   192048   192044   192048   192048   192048] SRS[  128000]
3311     ==== [o-du1][rx 5309632 pps 128025 kbps 2685102][tx 25528867 pps 729063 kbps 9151639] [on_time 5309632 early 0 late 0 corrupt 0 pkt_dupl 144 Total 5309632]
3312         Pusch[   64016    64016    64016    64016    64016    64016    64016    64016] SRS[  128000]
3313     ==== [o-du2][rx 5309632 pps 128026 kbps 2685102][tx 25526238 pps 728989 kbps 9150147] [on_time 5309632 early 0 late 0 corrupt 0 pkt_dupl 144 Total 5309632]
3314         Pusch[   64016    64016    64016    64016    64018    64018    64017    64017] SRS[  128000]
3315     -------------------------------------------------------------------------------------------------------------------------------------------------------
3316         Cell        DL Tput           UL Tput         UL BLER
3317         0 (Kbps)  6,896,256    576,780 /   576,780      0.00%
3318         1 (Kbps)    539,814     65,260 /    65,260      0.00%
3319         2 (Kbps)    539,814     65,260 /    65,260      0.00%
3320     -------------------------------------------------------------------------------------------------------------------------------------------------------
3321     Core Utilization [18 BBU core(s)]:
3322         Core Id:   4   5   6   7   8   9  10  11  12  28  29  30  31  32  33  34  35  36   Avg
3323         Util %:   43  48  45  47  43  41  42  66  61  27  57  57  55  56  57  56  64  62 51.50
3324         Xran Id:  22  23  24  25     Master Core Util:  95 %
3325     -------------------------------------------------------------------------------------------------------------------------------------------------------
3326     ==== l1app Time: 40002 ms NumCarrier: 3 NumBbuCores: 18. Tti2Tti Time: [440.00..500.12..553.00] usces
3327     ==== [o-du0][rx 15455740 pps 332696 kbps 4744396][tx 87479892 pps 2186874 kbps 26042995] [on_time 15455740 early 0 late 0 corrupt 0 pkt_dupl 144 Total 15455740]
3328         Pusch[  191940   191940   191940   191940   191940   191940   191940   191940] SRS[  127964]
3329     ==== [o-du1][rx 5949408 pps 127955 kbps 2684764][tx 29174424 pps 729111 kbps 9150009] [on_time 5949408 early 0 late 0 corrupt 0 pkt_dupl 144 Total 5949408]
3330         Pusch[   63980    63980    63980    63980    63980    63980    63980    63980] SRS[  127936]
3331     ==== [o-du2][rx 5949410 pps 127955 kbps 2684840][tx 29171380 pps 729028 kbps 9148386] [on_time 5949410 early 0 late 0 corrupt 0 pkt_dupl 144 Total 5949410]
3332         Pusch[   63980    63980    63980    63980    63980    63980    63981    63981] SRS[  127936]
3333     -------------------------------------------------------------------------------------------------------------------------------------------------------
3334         Cell        DL Tput           UL Tput         UL BLER
3335         0 (Kbps)  6,896,256    576,780 /   576,780      0.00%
3336         1 (Kbps)    539,814     65,260 /    65,260      0.00%
3337         2 (Kbps)    539,814     65,260 /    65,260      0.00%
3338     -------------------------------------------------------------------------------------------------------------------------------------------------------
3339     Core Utilization [18 BBU core(s)]:
3340         Core Id:   4   5   6   7   8   9  10  11  12  28  29  30  31  32  33  34  35  36   Avg
3341         Util %:   44  48  44  45  42  42  43  63  63  27  57  56  55  58  56  56  64  62 51.39
3342         Xran Id:  22  23  24  25     Master Core Util:  95 %
3343     -------------------------------------------------------------------------------------------------------------------------------------------------------
3344     ==== l1app Time: 45002 ms NumCarrier: 3 NumBbuCores: 18. Tti2Tti Time: [436.00..500.12..556.00] usces
3345     ==== [o-du0][rx 17119776 pps 332807 kbps 4743900][tx 98415119 pps 2187045 kbps 26043843] [on_time 17119776 early 0 late 0 corrupt 0 pkt_dupl 144 Total 17119776]
3346         Pusch[  192000   192000   192000   192000   192000   192000   192000   192000] SRS[  128036]
3347     ==== [o-du1][rx 6589472 pps 128012 kbps 2684753][tx 32820214 pps 729158 kbps 9154170] [on_time 6589472 early 0 late 0 corrupt 0 pkt_dupl 144 Total 6589472]
3348         Pusch[   64000    64000    64000    64000    64000    64000    64000    64000] SRS[  128064]
3349     ==== [o-du2][rx 6589474 pps 128012 kbps 2684753][tx 32816780 pps 729080 kbps 9152613] [on_time 6589474 early 0 late 0 corrupt 0 pkt_dupl 144 Total 6589474]
3350         Pusch[   64000    64000    64000    64000    64000    64000    64000    64000] SRS[  128064]
3351     -------------------------------------------------------------------------------------------------------------------------------------------------------
3352         Cell        DL Tput           UL Tput         UL BLER
3353         0 (Kbps)  6,896,256    576,780 /   576,780      0.00%
3354         1 (Kbps)    539,814     65,260 /    65,260      0.00%
3355         2 (Kbps)    539,814     65,260 /    65,260      0.00%
3356     -------------------------------------------------------------------------------------------------------------------------------------------------------
3357     Core Utilization [18 BBU core(s)]:
3358         Core Id:   4   5   6   7   8   9  10  11  12  28  29  30  31  32  33  34  35  36   Avg
3359         Util %:   44  47  46  47  43  42  42  61  63  27  56  58  56  56  58  57  63  65 51.72
3360         Xran Id:  22  23  24  25     Master Core Util:  95 %
3361     -------------------------------------------------------------------------------------------------------------------------------------------------------
3362     ==== l1app Time: 50002 ms NumCarrier: 3 NumBbuCores: 18. Tti2Tti Time: [436.00..500.12..551.00] usces
3363     ==== [o-du0][rx 18783776 pps 332800 kbps 4744396][tx 109350065 pps 2186989 kbps 26043142] [on_time 18783776 early 0 late 0 corrupt 0 pkt_dupl 144 Total 18783776]
3364         Pusch[  192000   192000   192000   192000   192000   192000   192000   192000] SRS[  128000]
3365     ==== [o-du1][rx 7229472 pps 128000 kbps 2684928][tx 36466505 pps 729258 kbps 18302595] [on_time 7229472 early 0 late 0 corrupt 0 pkt_dupl 144 Total 7229472]
3366         Pusch[   64000    64000    64000    64000    64000    64000    64000    64000] SRS[  128000]
3367     ==== [o-du2][rx 7229474 pps 128000 kbps 2684895][tx 36462749 pps 729193 kbps 9148265] [on_time 7229474 early 0 late 0 corrupt 0 pkt_dupl 144 Total 7229474]
3368         Pusch[   64000    64000    64000    64000    64000    64000    64000    64000] SRS[  128000]
3369     -------------------------------------------------------------------------------------------------------------------------------------------------------
3370         Cell        DL Tput           UL Tput         UL BLER
3371         0 (Kbps)  6,896,256    576,492 /   576,492      0.00%
3372         1 (Kbps)    539,814     65,260 /    65,260      0.00%
3373         2 (Kbps)    539,814     65,260 /    65,260      0.00%
3374     -------------------------------------------------------------------------------------------------------------------------------------------------------
3375     Core Utilization [18 BBU core(s)]:
3376         Core Id:   4   5   6   7   8   9  10  11  12  28  29  30  31  32  33  34  35  36   Avg
3377         Util %:   43  47  45  47  43  41  41  62  63  27  57  55  57  56  55  57  62  66 51.33
3378         Xran Id:  22  23  24  25     Master Core Util:  95 %
3379     -------------------------------------------------------------------------------------------------------------------------------------------------------
3380
3381 7. To execute testmac with O-DU functionality according to O-RAN Fronthaul specification, enter::
3382
3383       [root@xran flexran] cd ./bin/nr5g/gnb/testmac
3384
3385 8. To execute test case type::
3386
3387       ./l2.sh --testfile=./cascade_lake-sp/csxsp_mu1_100mhz_mmimo_hton_xran.cfg
3388
3389 where output corresponding to Test MAC::
3390
3391     root@icelake-scs1-1 testmac]# ./l2.sh --testfile=./icelake-sp/icxsp_mu1_100mhz_mmimo_64x64_hton_xran.cfg
3392     kernel.sched_rt_runtime_us = -1
3393     kernel.shmmax = 2147483648
3394     kernel.shmall = 2147483648
3395     Note: Forwarding request to 'systemctl disable irqbalance.service'.
3396     start 5GNR Test MAC
3397     =========================
3398     5GNR Testmac Application
3399     =========================
3400     testmac_cfg_set_cfg_filename: Coult not find string 'cfgfile' in command line. Using default File: testmac_cfg.xml
3401
3402
3403     ---------------------------
3404     TestMacCfg.xml Version: 20.08
3405     ---------------------------
3406
3407     --version=20.08
3408     --wls_dev_name=wls0
3409     --wlsMemorySize=0x3F600000
3410     --dpdkIovaMode=0
3411     --PhyStartMode=1
3412     --PhyStartPeriod=40
3413     --PhyStartCount=0
3414     --MlogSubframes=128
3415     --MlogCores=3
3416     --MlogSize=2048
3417     --latencyTest=0
3418     --wlsRxThread=1, 90, 0
3419     --systemThread=0, 0, 0
3420     --runThread=0, 89, 0
3421     --urllcThread=16, 90, 0
3422
3423     wls_dev_filename: wls0
3424     sys_reg_signal_handler:[err] signal handler in NULL
3425     sys_reg_signal_handler:[err] signal handler in NULL
3426     timer_set_tsc_freq_from_clock: System clock (rdtsc) resolution 1496523032 [Hz]
3427                                 Ticks per usec 1496
3428     MLogOpen: filename(testmac-mlog.bin) mlogSubframes (128), mlogCores(3), mlogSize(2048) mlog_mask (-1)
3429         mlogSubframes (128), mlogCores(3), mlogSize(2048)
3430         localMLogTimerInit
3431             System clock (rdtsc)  resolution 1496526140 [Hz]
3432             Ticks per us 1496
3433         MLog Storage: 0x7f821905d100 -> 0x7f821911d920 [ 788512 bytes ]
3434         localMLogFreqReg: 1496. Storing: 1496
3435         Mlog Open successful
3436
3437     Calling rte_eal_init: testmac -c1 --proc-type=auto --file-prefix wls0 --iova-mode=pa
3438     EAL: Detected 48 lcore(s)
3439     EAL: Detected 1 NUMA nodes
3440     EAL: Auto-detected process type: SECONDARY
3441     EAL: Multi-process socket /var/run/dpdk/wls0/mp_socket_29473_6b9e031eaf8b
3442     EAL: Selected IOVA mode 'PA'
3443     EAL: Probing VFIO support...
3444     EAL: PCI device 0000:01:00.0 on NUMA socket 0
3445     EAL:   probe driver: 8086:1533 net_e1000_igb
3446     EAL: PCI device 0000:18:00.0 on NUMA socket 0
3447     EAL:   probe driver: 8086:1563 net_ixgbe
3448     EAL: PCI device 0000:18:00.1 on NUMA socket 0
3449     EAL:   probe driver: 8086:1563 net_ixgbe
3450     EAL: PCI device 0000:8c:00.0 on NUMA socket 0
3451     EAL:   probe driver: 8086:d58 net_i40e
3452     EAL: PCI device 0000:8c:00.1 on NUMA socket 0
3453     EAL:   probe driver: 8086:d58 net_i40e
3454     EAL: PCI device 0000:90:00.0 on NUMA socket 0
3455     EAL:   probe driver: 8086:d58 net_i40e
3456     EAL: PCI device 0000:90:00.1 on NUMA socket 0
3457     EAL:   probe driver: 8086:d58 net_i40e
3458     wls_lib: Open wls0 (DPDK memzone)
3459     wls_lib: WLS_Open 0x43f600000
3460     wls_lib: link: 1 <-> 0
3461     wls_lib: Mode 1
3462     wls_lib: WLS shared management memzone: wls0
3463     wls_lib: hugePageSize on the system is 1073741824
3464     wls_lib: WLS_Alloc [1063256064] bytes
3465     wls_lib: Connecting to remote peer ...
3466     wls_lib: Connected to remote peer
3467     wls_mac_create_mem_array: pMemArray[0xf354350] pMemArrayMemory[0x400000000] totalSize[1063256064] nBlockSize[262144] numBlocks[4056]
3468     WLS_EnqueueBlock [1]
3469     WLS inited ok [383]
3470
3471
3472     ===========================================================================================================
3473     TESTMAC VERSION
3474     ===========================================================================================================
3475
3476     $Version: #DIRTY# $ (x86)
3477     IMG-date: Aug  5 2020
3478     IMG-time: 18:32:53
3479     ===========================================================================================================
3480
3481
3482     ===========================================================================================================
3483     Testmac threads in application
3484     ===========================================================================================================
3485     testmac_run_thread:       [PID:  29477] binding on [CPU  0] [PRIO: 89] [POLICY:  1]
3486     wls_mac_rx_task:          [PID:  29476] binding on [CPU  1] [PRIO: 90] [POLICY:  1]
3487     ===========================================================================================================
3488
3489     testmac_set_phy_start: mode[1], period[40], count[0]
3490
3491     testmac_run_load_files:
3492     Loading DL Config Files:
3493         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/dl/testmac_dl_mu0_5mhz.cfg
3494         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/dl/testmac_dl_mu0_10mhz.cfg
3495         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/dl/testmac_dl_mu0_20mhz.cfg
3496         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/dl/testmac_dl_mu1_100mhz.cfg
3497         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/dl/testmac_dl_mu3_100mhz.cfg
3498     Loading UL Config Files:
3499         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/ul/testmac_ul_mu0_5mhz.cfg
3500         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/ul/testmac_ul_mu0_10mhz.cfg
3501         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/ul/testmac_ul_mu0_20mhz.cfg
3502         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/ul/testmac_ul_mu1_10mhz.cfg
3503         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/ul/testmac_ul_mu1_20mhz.cfg
3504         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/ul/testmac_ul_mu1_40mhz.cfg
3505         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/ul/testmac_ul_mu1_100mhz.cfg
3506         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/ul/testmac_ul_mu3_100mhz.cfg
3507     Loading FD Config Files:
3508         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/fd/testmac_fd_mu0_5mhz.cfg
3509         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/fd/testmac_fd_mu0_10mhz.cfg
3510         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/fd/testmac_fd_mu0_20mhz.cfg
3511         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/fd/testmac_fd_mu1_40mhz.cfg
3512         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/fd/testmac_fd_mu1_100mhz.cfg
3513         testmac_run_parse_file Parsing config file: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/fd/testmac_fd_mu3_100mhz.cfg
3514
3515     TESTMAC DL TESTS:
3516         Numerology[0] Bandwidth[5]
3517             1001  1002  1003  1004  1005  1006  1007  1008
3518         Numerology[0] Bandwidth[10]
3519             1001  1002  1003  1004  1005  1006  1007  1008
3520         Numerology[0] Bandwidth[20]
3521             1001  1002  1003  1004  1005  1006  1007  1008
3522         Numerology[1] Bandwidth[100]
3523             1200  1201  1202  1203  1204  1205  1206  1207  1210  1211
3524             1212  1213  1214  1215  1216  1217  1218  1219  1220  1221
3525             1222  1223  1224  1225  1226  1227  1228  1229  1230  1241
3526             1242  1243  1244  1245  1250  1251  1252  1260  1261  1262
3527             1263  1264  1265  1266  1267  1268  1269  1270  1271  1272
3528             1300  1301  1302  1303  1304  1305  1402  1404  1408  1416
3529             1500  1501  1502  1503  1504  1505  1506  2213  2214  2215
3530             2217  2218  2219  2223  2224  2225  2227  2228  2229  2500
3531             2501  2502  2503  2504  3213  3214  3215  3217  3218  3219
3532             3223  3224  3225  3227  3228  3229
3533         Numerology[3] Bandwidth[100]
3534             1001  1002  1003  1005  1006  1007  1008  1009  1010  1011
3535             1012  1013  1014  1015  1016  1017  1018  1019  1030  1031
3536             1032  1033  2001  2002  2003  2030  2033  3001  3002  3003
3537             3030
3538
3539     TESTMAC UL TESTS:
3540         Numerology[0] Bandwidth[5]
3541             1001  1002  1003  1069  1070  1071  1072  1073  1074  1075
3542             1076  1077
3543         Numerology[0] Bandwidth[10]
3544             1001  1002  1069  1070  1071  1072  1073  1074  1075  1076
3545             1077
3546         Numerology[0] Bandwidth[20]
3547             1001  1002  1003  1004  1005  1006  1007  1008  1069  1070
3548             1071  1072  1073  1074  1075  1076  1077
3549         Numerology[1] Bandwidth[10]
3550             1069  1070  1071  1072  1073  1074  1075  1076  1077
3551         Numerology[1] Bandwidth[20]
3552             1069  1070  1071  1072  1073  1074  1075  1076  1077
3553         Numerology[1] Bandwidth[40]
3554             1069  1070  1071  1072  1073  1074  1075  1076  1077
3555         Numerology[1] Bandwidth[100]
3556             1010  1030  1031  1032  1033  1034  1035  1036  1037  1038
3557             1039  1040  1041  1042  1043  1070  1071  1072  1073  1074
3558             1080  1081  1082  1083  1084  1085  1086  1087  1091  1092
3559             1093  1094  1095  1096  1100  1101  1102  1103  1104  1105
3560             1106  1107  1108  1110  1111  1113  1114  1115  1116  1117
3561             1118  1119  1120  1121  1122  1123  1124  1130  1131  1132
3562             1133  1134  1135  1136  1137  1138  1139  1140  1141  1142
3563             1143  1150  1152  1153  1154  1155  1156  1157  1159  1160
3564             1161  1162  1163  1164  1165  1166  1167  1168  1169  1170
3565             1171  1172  1173  1200  1201  1202  1203  1204  1205  1206
3566             1207  1208  1209  1210  1211  1212  1213  1214  1215  1216
3567             1217  1218  1219  1220  1221  1222  1230  1231  1232  1233
3568             1234  1235  1236  1237  1402  1404  1408  1416  1420  1421
3569             1422  1423  1424  1425  1426  1427  1428  1429  1430  1431
3570             1432  1433  1434  1435  1436  1437  1438  1500  1503  1504
3571             1505  1506  1507  1508  1512  1513  1514  1515  1516  1540
3572             1541  1542  1563  1564  1565  1566  1567  1568  1569  1570
3573             1571  1572  1573  1574  1575  1576  1577  1600  1601  1602
3574             1603  1604  1605  1606  1607  1608  1609  1610  1611  1612
3575             1613  1614  1615  1616  1617  1618  1619  1620  1621  1622
3576             1623  1624  1625  1626  1627  1628  1629  1630  1631  1632
3577             1633  1634  1635  1636  1637  1638  1639  1640  1641  1642
3578             1700  1701  1702  1969  1970  1971  1972  1973  1974  1975
3579             1976  1977  2236  2237  3236  3237
3580         Numerology[3] Bandwidth[100]
3581             1001  1002  1003  1004  1005  1006  1007  1010  1011  1012
3582             1013  1014  1015  1020  1021  1022  1023  1024  1025  1026
3583             1027  1028  1029  1030  1031  1032  1033  1034  1035  1036
3584             1037  1040  1041  1042  1043  1044  1045  1046  1050  1051
3585             1052  1053  1054  1059  1060  1061  1062  1063  1064  1065
3586             1066  1067  1070  1071  1073  1074  1081  1082  1083  1084
3587             1085  1086  2001  2002  2003  3001  3002  3003
3588
3589     TESTMAC FD TESTS:
3590         Numerology[0] Bandwidth[5]
3591             1001  6001  8001 10001 12001
3592         Numerology[0] Bandwidth[10]
3593             1001  2001  4001  6001  8001 10001 12001  1002  2002  4002
3594             6002  8002 10002 12002  1003
3595         Numerology[0] Bandwidth[20]
3596             1002  1004  1012  1014  1015  1016  1017  1018  1020  1021
3597             1022  1023  1024  1025  1030  1031  1032  1033  1200  1201
3598             1202  1206  1207  1208  1209  1210  1211  1212  1220  1221
3599             1222  1223  1224  1225  1226  1227  1228
3600         Numerology[1] Bandwidth[40]
3601             1001  1002  1003
3602         Numerology[1] Bandwidth[100]
3603             1001  1002  1200  1201  1202  1203  1204  1205  1206  1207
3604             1208  1209  1210  1300  1301  1302  1303  1304  1305  1306
3605             1307  1308  1350  1351  1352  1353  1354  1355  1356  1357
3606             1358  1359  1370  1371  1372  1373  1374  1375  1376  1377
3607             1378  1401  1402  1403  1404  1405  1406  1411  1412  1490
3608             1494  1500  1501  1502  1503  1504  1510  1511  1512  1513
3609             1514  1515  1520  1521  1522  1523  1524  1525  1526  1527
3610             1528  1529  1530  1531  1532  1540  1541  1700  1701  1702
3611             2520  2521  2522  2523  2524  2525  2526  2527  2528  2529
3612             2530  2531  2532  3524  3525  3526  3527  3528  3529  3530
3613             3531  3532  4524  4525  4526  4527  4528  4529  4530  4531
3614             4532
3615         Numerology[3] Bandwidth[100]
3616             1001  1002  1004  1005  1006  1007  1008  1009  1010  1011
3617             1012  1013  1014  1015  1061  1062  1063  1064  1065  1080
3618             1081  1082  2001  3001
3619         testmac_run_parse_file Parsing config file: ./icelake-sp/icxsp_mu1_100mhz_mmimo_64x64_hton_xran.cfg
3620     testmac_set_phy_start: mode[4], period[0], count[100200]
3621         Adding setoption pdsch_split [numTests: 0] [nCellMask: 0x00000001] [nOption: 4] [pMacOptions: 260 / 0x00000104]
3622         Adding setoption pdsch_dl_weight_split [numTests: 0] [nCellMask: 0x00000001] [nOption: 4] [pMacOptions: 260 / 0x00000104]
3623         Adding setoption pusch_chan_est_split [numTests: 0] [nCellMask: 0x00000001] [nOption: 2] [pMacOptions: 258 / 0x00000102]
3624         Adding setoption pusch_mmse_split [numTests: 0] [nCellMask: 0x00000001] [nOption: 4] [pMacOptions: 260 / 0x00000104]
3625         Adding setoption pusch_llr_rx_split [numTests: 0] [nCellMask: 0x00000001] [nOption: 2] [pMacOptions: 258 / 0x00000102]
3626         Adding setoption pusch_ul_weight_split [numTests: 0] [nCellMask: 0x00000001] [nOption: 2] [pMacOptions: 258 / 0x00000102]
3627         Adding setoption timer_multi_cell [numTests: 0] [nCellMask: 0xffffffff] [nOption: 10000] [pMacOptions: 10000 / 0x00002710]
3628         Adding setoption fec_dec_num_iter [numTests: 0] [nCellMask: 0xffffffff] [nOption: 3] [pMacOptions: -253 / 0xffffff03]
3629         Adding SetCoreMask[numTests: 0][setCoreCnt: 0]. CoreMask[137170526192 / 0x0000001ff0001ff0]
3630         Adding SetDlbeamCoreMask[numTests: 0][setCoreCnt: 0]. CoreMask[2016 / 0x00000000000007e0]
3631         Adding SetSrsCoreMask[numTests: 0][setCoreCnt: 0]. CoreMask[268435472 / 0x0000000010000010]
3632     Setting Testmac System Core: 2
3633     Setting Testmac Run Core: 2
3634     Setting Testmac Wls Core: 3
3635         Adding Test[3370]. NumCarr[3], Current Directory: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/
3636             Carrier[0]: ConfigFile: fd/mu1_100mhz/376/fd_testconfig_tst376.cfg
3637             Carrier[1]: ConfigFile: fd/mu1_100mhz/377/fd_testconfig_tst377.cfg
3638             Carrier[2]: ConfigFile: fd/mu1_100mhz/377/fd_testconfig_tst377.cfg
3639
3640     testmac_set_multi_cell_timer: 10000
3641
3642
3643
3644
3645     ----------------------------------------------------------------------------------------
3646     Running Test[3370]. NumCarr[3], Current Directory: /home/vzakharc/master/../master_aux/flexran_l1_5g_test/
3647     Carrier[0]: ConfigFile: fd/mu1_100mhz/376/fd_testconfig_tst376.cfg
3648     Carrier[1]: ConfigFile: fd/mu1_100mhz/377/fd_testconfig_tst377.cfg
3649     Carrier[2]: ConfigFile: fd/mu1_100mhz/377/fd_testconfig_tst377.cfg
3650     TESTMAC>welcome to application console
3651
3652     MLogRestart
3653     MLogOpen: filename(testmac-mlog.bin) mlogSubframes (128), mlogCores(3), mlogSize(2048) mlog_mask (-1)
3654         mlogSubframes (128), mlogCores(3), mlogSize(2048)
3655         localMLogTimerInit
3656             System clock (rdtsc)  resolution 1496525908 [Hz]
3657             Ticks per us 1496
3658         MLog Storage: 0x7f8208000900 -> 0x7f82080c1120 [ 788512 bytes ]
3659         localMLogFreqReg: 1496. Storing: 1496
3660         Mlog Open successful
3661
3662     testmac_mac2phy_set_num_cells: Setting Max Cells: 3
3663     testmac_config_parse: test_num[3370] test_type[2] numcarrier[3]
3664     Queueing MSG_TYPE_PHY_UL_IQ_SAMPLES(0)
3665     Queueing MSG_TYPE_PHY_UL_IQ_SAMPLES(1)
3666     Queueing MSG_TYPE_PHY_UL_IQ_SAMPLES(2)
3667     Received MSG_TYPE_PHY_UL_IQ_SAMPLES(0)
3668     Queueing MSG_TYPE_PHY_CONFIG_REQ(0)
3669     Received MSG_TYPE_PHY_UL_IQ_SAMPLES(1)
3670     Queueing MSG_TYPE_PHY_CONFIG_REQ(1)
3671     Received MSG_TYPE_PHY_UL_IQ_SAMPLES(2)
3672     Queueing MSG_TYPE_PHY_CONFIG_REQ(2) and sending list
3673     Received MSG_TYPE_PHY_CONFIG_RESP(0)
3674     Queueing MSG_TYPE_PHY_START_REQ(0)
3675     Received MSG_TYPE_PHY_CONFIG_RESP(1)
3676     Queueing MSG_TYPE_PHY_START_REQ(1)
3677     Received MSG_TYPE_PHY_CONFIG_RESP(2)
3678     Queueing MSG_TYPE_PHY_START_REQ(2) and sending list
3679     Received MSG_TYPE_PHY_START_RESP(0)
3680     Received MSG_TYPE_PHY_START_RESP(1)
3681     Received MSG_TYPE_PHY_START_RESP(2)
3682     ==== testmac Time: 5000 ms NumCarrier: 3 Total Proc Time: [  0.00..  6.30.. 19.00] usces====
3683         Core Utilization [Core: 3] [Util %:  0.42%]
3684     ==== testmac Time: 10000 ms NumCarrier: 3 Total Proc Time: [  6.00..116.80..206.00] usces====
3685         Core Utilization [Core: 3] [Util %: 27.86%]
3686     ==== testmac Time: 20000 ms NumCarrier: 3 Total Proc Time: [ 10.00..156.33..260.00] usces====
3687         Core Utilization [Core: 3] [Util %: 32.31%]
3688     ==== testmac Time: 25000 ms NumCarrier: 3 Total Proc Time: [ 11.00..156.33..260.00] usces====
3689         Core Utilization [Core: 3] [Util %: 32.30%]
3690     ==== testmac Time: 30000 ms NumCarrier: 3 Total Proc Time: [ 11.00..156.44..256.00] usces====
3691         Core Utilization [Core: 3] [Util %: 32.32%]
3692     ==== testmac Time: 35000 ms NumCarrier: 3 Total Proc Time: [ 11.00..156.42..258.00] usces====
3693         Core Utilization [Core: 3] [Util %: 32.32%]
3694     ==== testmac Time: 40000 ms NumCarrier: 3 Total Proc Time: [ 11.00..156.45..258.00] usces====
3695         Core Utilization [Core: 3] [Util %: 32.33%]
3696     ==== testmac Time: 45000 ms NumCarrier: 3 Total Proc Time: [ 11.00..156.40..282.00] usces====
3697         Core Utilization [Core: 3] [Util %: 32.32%]
3698
3699     TESTMAC>==== testmac Time: 50000 ms NumCarrier: 3 Total Proc Time: [ 11.00..156.39..260.00] usces====
3700         Core Utilization [Core: 3] [Util %: 32.31%]
3701     Received MSG_TYPE_PHY_STOP_RESP(0)
3702     Queueing MSG_TYPE_PHY_SHUTDOWN_REQ(0)
3703     Received MSG_TYPE_PHY_STOP_RESP(1)
3704     Queueing MSG_TYPE_PHY_SHUTDOWN_REQ(1)
3705     Received MSG_TYPE_PHY_STOP_RESP(2)
3706     Queueing MSG_TYPE_PHY_SHUTDOWN_REQ(2) and sending list
3707     Received MSG_TYPE_PHY_SHUTDOWN_RESP(2)
3708     Received MSG_TYPE_PHY_SHUTDOWN_RESP(0)
3709     Received MSG_TYPE_PHY_SHUTDOWN_RESP(1)
3710     MLogPrint: ext_filename((null).bin)
3711         Opening MLog File: testmac-mlog-c0.bin
3712         MLog file testmac-mlog-c0.bin closed
3713         Mlog Print successful
3714     Test[FD_mu1_100mhz_3370] Completed
3715     wls_mac_free_list_all:
3716             nTotalBlocks[4056] nAllocBlocks[1010] nFreeBlocks[3046]
3717             nTotalAllocCnt[4538427] nTotalFreeCnt[4537417] Diff[1010]
3718             nDlBufAllocCnt[3609068] nDlBufFreeCnt[3609068] Diff[0]
3719             nUlBufAllocCnt[929359] nUlBufFreeCnt[928349] Diff[1010]
3720
3721     All Tests Completed, Total run 1 Tests, PASS 1 Tests, and FAIL 0 Tests