fhi_lib/app/usecase/mu0_20mhz/12/config_file_o_du.dat

   1 #######################################################################\r
   2 #\r
   3 # <COPYRIGHT_TAG>\r
   4 #\r
   5 #######################################################################\r
   6 \r
   7 # This is simple configuration file. Use '#' sign for comments\r
   8 appMode=0 # lls-CU(0) | RU(1)\r
   9 xranMode=0 # Category A  (0) (precoder in lls-CU) | Category B (1) (precoder in RU)\r
  10 ccNum=6 # Number of Componnent Carriers (CC) per ETH port with XRAN protocol (default:1 max: 12)\r
  11 antNum=4 # Number of Antennas per CC (default: 4)\r
  12 \r
  13 ##Numerology\r
  14 mu=0 #15Khz Sub Carrier Spacing\r
  15 ttiPeriod=1000 # in us TTI period (15Khz default 1000us)\r
  16 nDLAbsFrePointA=2645460 #nAbsFrePointA - Abs Freq Point A of the Carrier Center Frequency for in KHz Value: 450000->52600000\r
  17 nULAbsFrePointA=2525460 #nAbsFrePointA - Abs Freq Point A of the Carrier Center Frequency for in KHz Value: 450000->52600000\r
  18 nDLBandwidth=20 #Carrier bandwidth for in MHz. Value: 5->400\r
  19 nULBandwidth=20 #Carrier bandwidth for in MHz. Value: 5->400\r
  20 nDLFftSize=2048\r
  21 nULFftSize=2048\r
  22 \r
  23 nFrameDuplexType=0 # 0 - FDD 1 - TDD\r
  24 nTddPeriod=0 #TDD priod e.g. DDDS 4\r
  25 \r
  26 MTUSize=9600 #maximum transmission unit (MTU) is the size of the largest protocol data unit (PDU) that can be communicated in a single\r
  27  #xRAN network layer transaction. supported 1500 bytes and 9600 bytes (Jumbo Frame)\r
  28 Gps_Alpha=0     #alpha and beta value as in section 9.7.2 of ORAN spec\r
  29 Gps_Beta=0\r
  30 \r
  31 ioCore=5
  32 systemCore=5
  33 pktProcCore=5
  34 pktAuxCore=5
  35 timingCore=6
  36 \r
  37 llsCUMac=00:11:22:33:44:66 # asigned MAC of lls-CU VF\r
  38 ruMac=00:11:22:33:44:55  #RU VF for RU app\r
  39 #ruMac=3c:fd:fe:9e:93:68 #RU PF for tcpdump\r
  40 \r
  41 numSlots=20 #number of slots per IQ files\r
  42 #fd 10Mhz 2\r
  43 #antC0=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  44 #antC1=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  45 #antC2=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  46 #antC3=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  47 \r
  48 antC0=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  49 antC1=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  50 antC2=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  51 antC3=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  52 \r
  53 antC4=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  54 antC5=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  55 antC6=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  56 antC7=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  57 \r
  58 antC8=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  59 antC9=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  60 antC10=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  61 antC11=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  62 \r
  63 antC12=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  64 antC13=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  65 antC14=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  66 antC15=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  67 \r
  68 antC16=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  69 antC17=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  70 antC18=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  71 antC19=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  72 \r
  73 antC20=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  74 antC21=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  75 antC22=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  76 antC23=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  77 \r
  78 antC24=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  79 antC25=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  80 antC26=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  81 antC27=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  82 \r
  83 antC28=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  84 antC29=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  85 antC30=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  86 antC31=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  87 \r
  88 antC32=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  89 antC33=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  90 antC34=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  91 antC35=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  92 \r
  93 antC36=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  94 antC37=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
  95 antC38=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
  96 antC39=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
  97 \r
  98 antC40=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
  99 antC41=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
 100 antC42=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
 101 antC43=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
 102 \r
 103 antC44=./usecase/mu0_20mhz/12/uliq0.bin    #CC0\r
 104 antC45=./usecase/mu0_20mhz/12/uliq1.bin    #CC0\r
 105 antC46=./usecase/mu0_20mhz/12/uliq2.bin    #CC0\r
 106 antC47=./usecase/mu0_20mhz/12/uliq3.bin    #CC0\r
 107 \r
 108 \r
 109 #antC0=./usecase/mu0_20mhz/12/ant_0.bin    #CC0\r
 110 #antC1=./usecase/mu0_20mhz/12/ant_1.bin   #CC0\r
 111 #antC2=./usecase/mu0_20mhz/12/ant_2.bin    #CC0\r
 112 #antC3=./usecase/mu0_20mhz/12/ant_3.bin    #CC0\r
 113 \r
 114 #antC0=./usecase/mu0_20mhz/12/ant_0.bin    #CC0\r
 115 #antC1=./usecase/mu0_20mhz/12/ant_0.bin    #CC0\r
 116 #antC2=./usecase/mu0_20mhz/12/ant_0.bin    #CC0\r
 117 #antC3=./usecase/mu0_20mhz/12/ant_0.bin    #CC0\r
 118 \r
 119 #antC4=./usecase/mu0_20mhz/12/ant_4.bin    #CC1\r
 120 #antC5=./usecase/mu0_20mhz/12/ant_5.bin    #CC1\r
 121 #antC6=./usecase/mu0_20mhz/12/ant_6.bin    #CC1\r
 122 #antC7=./usecase/mu0_20mhz/12/ant_7.bin    #CC1\r
 123 #antC8=./usecase/mu0_20mhz/12/ant_8.bin    #CC2\r
 124 #antC9=./usecase/mu0_20mhz/12/ant_9.bin    #CC2\r
 125 #antC10=./usecase/mu0_20mhz/12/ant_10.bin  #CC2\r
 126 #antC11=./usecase/mu0_20mhz/12/ant_11.bin  #CC2\r
 127 #antC12=./usecase/mu0_20mhz/12/ant_12.bin  #CC3\r
 128 #antC13=./usecase/mu0_20mhz/12/ant_13.bin  #CC3\r
 129 #antC14=./usecase/mu0_20mhz/12/ant_14.bin  #CC3\r
 130 #antC15=./usecase/mu0_20mhz/12/ant_15.bin  #CC3\r
 131 #antC16=./usecase/mu0_20mhz/12/ant_0.bin   #CC4\r
 132 #antC17=./usecase/mu0_20mhz/12/ant_1.bin   #CC4\r
 133 #antC18=./usecase/mu0_20mhz/12/ant_2.bin   #CC4\r
 134 #antC19=./usecase/mu0_20mhz/12/ant_3.bin   #CC4\r
 135 #antC20=./usecase/mu0_20mhz/12/ant_4.bin   #CC5\r
 136 #antC21=./usecase/mu0_20mhz/12/ant_5.bin   #CC5\r
 137 #antC22=./usecase/mu0_20mhz/12/ant_6.bin   #CC5\r
 138 #antC23=./usecase/mu0_20mhz/12/ant_7.bin   #CC5\r
 139 #antC24=./usecase/mu0_20mhz/12/ant_8.bin   #CC6\r
 140 #antC25=./usecase/mu0_20mhz/12/ant_9.bin   #CC6\r
 141 #antC26=./usecase/mu0_20mhz/12/ant_10.bin  #CC6\r
 142 #antC27=./usecase/mu0_20mhz/12/ant_11.bin  #CC6\r
 143 #antC28=./usecase/mu0_20mhz/12/ant_12.bin  #CC7\r
 144 #antC29=./usecase/mu0_20mhz/12/ant_13.bin  #CC7\r
 145 #antC30=./usecase/mu0_20mhz/12/ant_14.bin  #CC7\r
 146 #antC31=./usecase/mu0_20mhz/12/ant_15.bin  #CC7\r
 147 #antC32=./usecase/mu0_20mhz/12/ant_0.bin   #CC8\r
 148 #antC33=./usecase/mu0_20mhz/12/ant_1.bin   #CC8\r
 149 #antC34=./usecase/mu0_20mhz/12/ant_2.bin   #CC8\r
 150 #antC35=./usecase/mu0_20mhz/12/ant_3.bin   #CC8\r
 151 #antC36=./usecase/mu0_20mhz/12/ant_4.bin   #CC9\r
 152 #antC37=./usecase/mu0_20mhz/12/ant_5.bin   #CC9\r
 153 #antC38=./usecase/mu0_20mhz/12/ant_6.bin   #CC9\r
 154 #antC39=./usecase/mu0_20mhz/12/ant_7.bin   #CC9\r
 155 #antC40=./usecase/mu0_20mhz/12/ant_8.bin   #CC10\r
 156 #antC41=./usecase/mu0_20mhz/12/ant_9.bin   #CC10\r
 157 #antC42=./usecase/mu0_20mhz/12/ant_10.bin  #CC10\r
 158 #antC43=./usecase/mu0_20mhz/12/ant_11.bin  #CC10\r
 159 #antC44=./usecase/mu0_20mhz/12/ant_12.bin  #CC11\r
 160 #antC45=./usecase/mu0_20mhz/12/ant_13.bin  #CC11\r
 161 #antC46=./usecase/mu0_20mhz/12/ant_14.bin  #CC11\r
 162 #antC47=./usecase/mu0_20mhz/12/ant_15.bin  #CC11\r
 163 \r
 164 rachEanble=0 # Enable (1)| disable (0) PRACH configuration\r
 165 prachConfigIndex=189 # PRACH config index as per TS36.211 - Table 5.7.1-2 : PRACH Configuration Index\r
 166 \r
 167 ## control of IQ byte order\r
 168 iqswap=0 #do swap of IQ before send buffer to eth\r
 169 nebyteorderswap=1 #do swap of byte order for each I and Q from CPU byte order to network byte order\r
 170 \r
 171 ##Debug\r
 172 debugStop=0 #stop app on 1pps boundary (gps_second % 30)\r
 173 debugStopCount=0 #if this value is >0 then stop app after x transmission packets, otherwise app will stop at 1pps boundary\r
 174 \r
 175 CPenable=1 #(1) C-Plane is enabled| (0) C-Plane is disabled\r
 176 c_plane_vlan_tag=1 #VLAN Tag used for C-Plane\r
 177 u_plane_vlan_tag=2 #VLAN Tag used for U-Plane\r
 178 \r
 179 ##RU Settings\r
 180 Tadv_cp_dl=25 #in us  TODO: update per RU implementation\r
 181               #C-Plane messages must arrive at the RU some amount of time in advance (Tcp_adv_dl) of the corresponding U-Plane messages\r
 182 \r
 183 #Reception Window C-plane DL\r
 184 T2a_min_cp_dl=400  #in us\r
 185 T2a_max_cp_dl=1120 #in us\r
 186 \r
 187 #Reception Window C-plane UL\r
 188 T2a_min_cp_ul=400 #in us\r
 189 T2a_max_cp_ul=1120 #in us\r
 190 \r
 191 #Reception Window U-plane\r
 192 T2a_min_up=200  # in us\r
 193 T2a_max_up=1120 # in us\r
 194 \r
 195 #Transmission Window\r
 196 Ta3_min=160 #in us\r
 197 Ta3_max=256 #in us\r
 198 \r
 199 ###########################################################\r
 200 ##lls-CU Settings\r
 201 #C-plane\r
 202 #Transmission Window Fast C-plane DL\r
 203 T1a_min_cp_dl=560\r
 204 T1a_max_cp_dl=800\r
 205 \r
 206 ##Transmission Window Fast C-plane UL\r
 207 T1a_min_cp_ul=480\r
 208 T1a_max_cp_ul=560\r
 209 \r
 210 #U-plane\r
 211 ##Transmission Window\r
 212 T1a_min_up=280\r
 213 T1a_max_up=400\r
 214 \r
 215 #Reception Window\r
 216 Ta4_min=0\r
 217 Ta4_max=360\r
 218 ###########################################################\r
 219 \r