src/5gnrsch/sch.c

   1 /*******************************************************************************
   2 ################################################################################
   3 #   Copyright (c) [2017-2019] [Radisys]                                        #
   4 #                                                                              #
   5 #   Licensed under the Apache License, Version 2.0 (the "License");            #
   6 #   you may not use this file except in compliance with the License.           #
   7 #   You may obtain a copy of the License at                                    #
   8 #                                                                              #
   9 #       http://www.apache.org/licenses/LICENSE-2.0                             #
  10 #                                                                              #
  11 #   Unless required by applicable law or agreed to in writing, software        #
  12 #   distributed under the License is distributed on an "AS IS" BASIS,          #
  13 #   WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.   #
  14 #   See the License for the specific language governing permissions and        #
  15 #   limitations under the License.                                             #
  16 ################################################################################
  17 *******************************************************************************/
  18
  19 /************************************************************************
  20
  21      Name:     sch.c
  22
  23      Type:     C source file
  24
  25      Desc:     C source code for scheduler fucntions
  26
  27      File:     sch.c
  28
  29 **********************************************************************/
  30
  31 /** @file sch.c
  32 @brief This file implements the schedulers main access to MAC layer code.
  33 */
  34 #include "common_def.h"
  35 #include "du_app_mac_inf.h"
  36 #include "lrg.h"
  37 #include "tfu.h"
  38 #include "du_log.h"
  39 #include "rgr.h"
  40 #include "rg_sch_inf.h"
  41 #include "rg_sch.h"
  42
  43 #include "tfu.x"           /* TFU types */
  44 #include "lrg.x"           /* layer management typedefs for MAC */
  45 #include "rgr.x"           /* layer management typedefs for MAC */
  46 #include "rg_sch_inf.x"         /* typedefs for Scheduler */
  47 #include "mac_sch_interface.h"
  48 #include "sch.h"
  49 #include "sch_utils.h"
  50
  51 extern SchCb schCb[SCH_MAX_INST];
  52 void SchFillCfmPst(Pst *reqPst,Pst *cfmPst,RgMngmt *cfm);
  53 /* local defines */
  54 SchCellCfgCfmFunc SchCellCfgCfmOpts[] =
  55 {
  56    packSchCellCfgCfm,     /* LC */
  57    MacProcSchCellCfgCfm,  /* TC */
  58    packSchCellCfgCfm      /* LWLC */
  59 };
  60
  61
  62 /**
  63  * @brief Task Initiation function.
  64  *
  65  * @details
  66  *
  67  *     Function : schActvInit
  68  *
  69  *     This function is supplied as one of parameters during MAC's
  70  *     task registration. MAC will invoke this function once, after
  71  *     it creates and attaches this TAPA Task to a system task.
  72  *
  73  *  @param[in]  Ent Entity, the entity ID of this task.
  74  *  @param[in]  Inst Inst, the instance ID of this task.
  75  *  @param[in]  Region Region, the region ID registered for memory
  76  *              usage of this task.
  77  *  @param[in]  Reason Reason.
  78  *  @return  int
  79  *      -# ROK
  80  **/
  81 uint8_t schActvInit(Ent entity, Inst instId, Region region, Reason reason)
  82 {
  83    Inst inst = (instId  - SCH_INST_START);
  84
  85    /* Initialize the MAC TskInit structure to zero */
  86    memset ((uint8_t *)&schCb[inst], 0, sizeof(schCb));
  87
  88    /* Initialize the MAC TskInit with received values */
  89    schCb[inst].schInit.ent = entity;
  90    schCb[inst].schInit.inst = inst;
  91    schCb[inst].schInit.region = region;
  92    schCb[inst].schInit.pool = 0;
  93    schCb[inst].schInit.reason = reason;
  94    schCb[inst].schInit.cfgDone = FALSE;
  95    schCb[inst].schInit.acnt = FALSE;
  96    schCb[inst].schInit.usta = FALSE;
  97    schCb[inst].schInit.trc = FALSE;
  98    schCb[inst].schInit.procId = SFndProcId();
  99
 100    return ROK;
 101 } /* schActvInit */
 102
 103 /**
 104  * @brief Scheduler instance Configuration Handler.
 105  *
 106  * @details
 107  *
 108  *     Function : SchInstCfg
 109  *
 110  *     This function in called by SchProcGenCfgReq(). It handles the
 111  *     general configurations of the scheduler instance. Returns
 112  *     reason for success/failure of this function.
 113  *
 114  *  @param[in]  RgCfg *cfg, the Configuaration information
 115  *  @return  U16
 116  *      -# LCM_REASON_NOT_APPL
 117  *      -# LCM_REASON_INVALID_MSGTYPE
 118  *      -# LCM_REASON_MEM_NOAVAIL
 119  **/
 120 PUBLIC uint8_t SchInstCfg(RgCfg *cfg, Inst  dInst)
 121 {
 122    uint16_t ret = LCM_REASON_NOT_APPL;
 123    Inst     inst = (dInst - SCH_INST_START);
 124
 125    printf("\nEntered SchInstCfg()");
 126    /* Check if Instance Configuration is done already */
 127    if (schCb[inst].schInit.cfgDone == TRUE)
 128    {
 129       return LCM_REASON_INVALID_MSGTYPE;
 130    }
 131    /* Update the Pst structure for LM interface */
 132    memcpy((uint8_t *)&schCb[inst].schInit.lmPst,
 133          (uint8_t *)&cfg->s.schInstCfg.genCfg.lmPst,
 134          sizeof(Pst));
 135
 136    schCb[inst].schInit.inst = inst;
 137    schCb[inst].schInit.lmPst.srcProcId = schCb[inst].schInit.procId;
 138    schCb[inst].schInit.lmPst.srcEnt = schCb[inst].schInit.ent;
 139    schCb[inst].schInit.lmPst.srcInst = schCb[inst].schInit.inst +
 140       SCH_INST_START;
 141    schCb[inst].schInit.lmPst.event = EVTNONE;
 142
 143    schCb[inst].schInit.region = cfg->s.schInstCfg.genCfg.mem.region;
 144    schCb[inst].schInit.pool = cfg->s.schInstCfg.genCfg.mem.pool;
 145    schCb[inst].genCfg.tmrRes = cfg->s.schInstCfg.genCfg.tmrRes;
 146 #ifdef LTE_ADV
 147    schCb[inst].genCfg.forceCntrlSrbBoOnPCel =  cfg->s.schInstCfg.genCfg.forceCntrlSrbBoOnPCel;
 148    schCb[inst].genCfg.isSCellActDeactAlgoEnable =  cfg->s.schInstCfg.genCfg.isSCellActDeactAlgoEnable;
 149 #endif
 150    schCb[inst].genCfg.startCellId    = cfg->s.schInstCfg.genCfg.startCellId;
 151 #if 0
 152    /* Initialzie the timer queue */
 153    memset((uint8_t *)&schCb[inst].tmrTq, 0, sizeof(CmTqType)*RGSCH_TQ_SIZE);
 154    /* Initialize the timer control point */
 155    memset((uint8_t *)&schCb[inst].tmrTqCp, 0, sizeof(CmTqCp));
 156    schCb[inst].tmrTqCp.tmrLen = RGSCH_TQ_SIZE;
 157
 158    /* SS_MT_TMR needs to be enabled as schActvTmr needs instance information */
 159    /* Timer Registration request to SSI */
 160    if (ODU_REG_TMR_MT(schCb[inst].schInit.ent, dInst,
 161             (int)schCb[inst].genCfg.tmrRes, schActvTmr) != ROK)
 162    {
 163       RLOG_ARG0(L_ERROR,DBG_INSTID,inst, "SchInstCfg(): Failed to "
 164             "register timer.");
 165       return (LCM_REASON_MEM_NOAVAIL);
 166    }
 167 #endif
 168    /* Set Config done in TskInit */
 169    schCb[inst].schInit.cfgDone = TRUE;
 170    printf("\nScheduler gen config done");
 171
 172    return ret;
 173 }
 174
 175 /**
 176  * @brief Layer Manager Configuration request handler.
 177  *
 178  * @details
 179  *
 180  *     Function : SchProcGenCfgReq
 181  *
 182  *     This function handles the configuration
 183  *     request received at scheduler instance from the Layer Manager.
 184  *     -# Based on the cfg->hdr.elmId.elmnt value it invokes one of the
 185  *        functions rgHdlGenCfg() or rgHdlSapCfg().
 186  *     -# Invokes RgMiLrgSchCfgCfm() to send back the confirmation to the LM.
 187  *
 188  *  @param[in]  Pst *pst, the post structure
 189  *  @param[in]  RgMngmt *cfg, the configuration parameter's structure
 190  *  @return  S16
 191  *      -# ROK
 192  **/
 193 uint8_t SchProcGenCfgReq(Pst *pst, RgMngmt *cfg)
 194 {
 195    uint8_t       ret = LCM_PRIM_OK;
 196    uint16_t       reason = LCM_REASON_NOT_APPL;
 197    RgMngmt   cfm;
 198    Pst       cfmPst;
 199
 200    if(pst->dstInst < SCH_INST_START)
 201    {
 202       DU_LOG("\nInvalid inst ID");
 203       DU_LOG("\nSchProcGenCfgReq(): "
 204             "pst->dstInst=%d SCH_INST_START=%d", pst->dstInst,SCH_INST_START);
 205       return ROK;
 206    }
 207    printf("\nReceived scheduler gen config");
 208    /* Fill the post structure for sending the confirmation */
 209    memset(&cfmPst, 0 , sizeof(Pst));
 210    SchFillCfmPst(pst, &cfmPst, cfg);
 211
 212    memset((uint8_t *)&cfm, 0, sizeof(RgMngmt));
 213
 214 #ifdef LMINT3
 215    cfm.hdr.transId =
 216       cfg->hdr.transId;
 217 #endif
 218
 219    cfm.hdr.elmId.elmnt = cfg->hdr.elmId.elmnt;
 220    switch(cfg->hdr.elmId.elmnt)
 221    {
 222       case STSCHINST:
 223          reason = SchInstCfg(&cfg->t.cfg,pst->dstInst );
 224          break;
 225       default:
 226          ret = LCM_PRIM_NOK;
 227          reason = LCM_REASON_INVALID_ELMNT;
 228          DU_LOG("\nInvalid Elmnt=%d", cfg->hdr.elmId.elmnt);
 229          break;
 230    }
 231
 232    if (reason != LCM_REASON_NOT_APPL)
 233    {
 234       ret = LCM_PRIM_NOK;
 235    }
 236
 237    cfm.cfm.status = ret;
 238    cfm.cfm.reason = reason;
 239
 240    SchSendCfgCfm(&cfmPst, &cfm);
 241    /*   SPutSBuf(pst->region, pst->pool, (Data *)cfg, sizeof(RgMngmt)); */
 242
 243    return ROK;
 244 }/*-- SchProcGenCfgReq --*/
 245
 246 /**
 247  * @brief slot indication from MAC to SCH.
 248  *
 249  * @details
 250  *
 251  *     Function : MacSchSlotInd
 252  *
 253  *      This API is invoked by PHY to indicate slot indication to Scheduler for
 254  *      a cell.
 255  *
 256  *  @param[in]  Pst            *pst
 257  *  @param[in]  SlotIndInfo    *slotInd
 258  *  @return  S16
 259  *      -# ROK
 260  *      -# RFAILED
 261  **/
 262 uint8_t MacSchSlotInd(Pst *pst, SlotIndInfo *slotInd)
 263 {
 264    Inst  inst = pst->dstInst-SCH_INST_START;
 265
 266    /* Now call the TOM (Tfu ownership module) primitive to process further */
 267    schProcessSlotInd(slotInd, inst);
 268
 269    return ROK;
 270 }  /* MacSchSlotInd */
 271
 272 /*******************************************************************
 273  *
 274  * @brief Processes Rach indication from MAC
 275  *
 276  * @details
 277  *
 278  *    Function : MacSchRachInd
 279  *
 280  *    Functionality:
 281  *      Processes Rach indication from MAC
 282  *
 283  * @params[in]
 284  * @return ROK     - success
 285  *         RFAILED - failure
 286  *
 287  * ****************************************************************/
 288 uint8_t MacSchRachInd(Pst *pst, RachIndInfo *rachInd)
 289 {
 290    Inst  inst = pst->dstInst-SCH_INST_START;
 291    DU_LOG("\nSCH : Received Rach indication");
 292    schProcessRachInd(rachInd, inst);
 293    return ROK;
 294 }
 295
 296 /*******************************************************************
 297  *
 298  * @brief Processes CRC indication from MAC
 299  *
 300  * @details
 301  *
 302  *    Function : MacSchCrcInd
 303  *
 304  *    Functionality:
 305  *      Processes CRC indication from MAC
 306  *
 307  * @params[in] Post structure
 308  *             Crc Indication
 309  * @return ROK     - success
 310  *         RFAILED - failure
 311  *
 312  * ****************************************************************/
 313 uint8_t MacSchCrcInd(Pst *pst, CrcIndInfo *crcInd)
 314 {
 315    switch(crcInd->crcInd[0])
 316    {
 317       case CRC_FAILED:
 318          DU_LOG("\nSCH : Received CRC indication. CRC Status [FAILURE]");
 319          break;
 320       case CRC_PASSED:
 321          DU_LOG("\nSCH : Received CRC indication. CRC Status [PASS]");
 322          break;
 323       default:
 324          DU_LOG("\nSCH : Invalid CRC state %d", crcInd->crcInd[0]);
 325          return RFAILED;
 326    }
 327    return ROK;
 328 }
 329
 330
 331 /**
 332  * @brief inti cellCb based on cellCfg
 333  *
 334  * @details
 335  *
 336  *     Function : schInitCellCb
 337  *
 338  *      This API is invoked after receiving schCellCfg
 339  *
 340  *  @param[in]  schCellCb *cell
 341  *  @param[in]  SchCellCfg *schCellCfg
 342  *  @return  int
 343  *      -# ROK
 344  *      -# RFAILED
 345  **/
 346 uint8_t schInitCellCb(Inst inst, SchCellCfg *schCellCfg)
 347 {
 348    SchCellCb *cell;
 349    SCH_ALLOC(cell, sizeof(SchCellCb));
 350    if(!cell)
 351    {
 352       DU_LOG("\nMemory allocation failed in schInitCellCb");
 353       return RFAILED;
 354    }
 355
 356    cell->cellId = schCellCfg->cellId;
 357    cell->instIdx = inst;
 358    switch(schCellCfg->ssbSchCfg.scsCommon)
 359    {
 360       case SCH_SCS_15KHZ:
 361          {
 362             cell->numSlots = SCH_NUM_SLOTS;
 363          }
 364          break;
 365       default:
 366          DU_LOG("\nSCS %d not supported", schCellCfg->ssbSchCfg.scsCommon);
 367    }
 368
 369    for(uint8_t idx=0; idx<SCH_NUM_SLOTS; idx++)
 370    {
 371       SchDlSlotInfo *schDlSlotInfo;
 372       SchUlSlotInfo *schUlSlotInfo;
 373
 374       /* DL Alloc */
 375       SCH_ALLOC(schDlSlotInfo, sizeof(SchDlSlotInfo));
 376       if(!schDlSlotInfo)
 377       {
 378          DU_LOG("\nMemory allocation failed in schInitCellCb");
 379          return RFAILED;
 380       }
 381
 382       /* UL Alloc */
 383       SCH_ALLOC(schUlSlotInfo, sizeof(SchUlSlotInfo));
 384       if(!schUlSlotInfo)
 385       {
 386          DU_LOG("\nMemory allocation failed in schInitCellCb");
 387          return RFAILED;
 388       }
 389
 390       schInitDlSlot(schDlSlotInfo);
 391       schInitUlSlot(schUlSlotInfo);
 392
 393       cell->schDlSlotInfo[idx] = schDlSlotInfo;
 394       cell->schUlSlotInfo[idx] = schUlSlotInfo;
 395
 396    }
 397    schCb[inst].cells[inst] = cell;
 398
 399    DU_LOG("\nCell init completed for cellId:%d", cell->cellId);
 400
 401    return ROK;
 402 }
 403
 404 /**
 405  * @brief Fill SIB1 configuration
 406  *
 407  * @details
 408  *
 409  *     Function : fillSchSib1Cfg
 410  *
 411  *     Fill SIB1 configuration
 412  *
 413  *  @param[in]  Inst schInst : scheduler instance
 414  *              SchSib1Cfg *sib1SchCfg : cfg to be filled
 415  *              uint16_t pci : physical cell Id
 416  *              uint8_t offsetPointA : offset
 417  *  @return  void
 418  **/
 419 void fillSchSib1Cfg(Inst schInst, SchSib1Cfg *sib1SchCfg, uint16_t pci, \
 420    uint8_t offsetPointA)
 421 {
 422    uint8_t coreset0Idx = 0;
 423    uint8_t searchSpace0Idx = 0;
 424    //uint8_t ssbMuxPattern = 0;
 425    uint8_t numRbs = 0;
 426    uint8_t numSymbols = 0;
 427    uint8_t offset = 0;
 428    uint8_t oValue = 0;
 429    //uint8_t numSearchSpacePerSlot = 0;
 430    uint8_t mValue = 0;
 431    uint8_t firstSymbol = 0; /* need to calculate using formula mentioned in 38.213 */
 432    uint8_t slotIndex = 0;
 433    uint8_t FreqDomainResource[6] = {0};
 434    uint16_t tbSize = 0;
 435    uint8_t numPdschSymbols = 12; /* considering pdsch region from 2 to 13 */
 436
 437    PdcchCfg *pdcch = &(sib1SchCfg->sib1PdcchCfg);
 438    PdschCfg *pdsch = &(sib1SchCfg->sib1PdschCfg);
 439    BwpCfg *bwp = &(sib1SchCfg->bwp);
 440
 441    coreset0Idx     = sib1SchCfg->coresetZeroIndex;
 442    searchSpace0Idx = sib1SchCfg->searchSpaceZeroIndex;
 443
 444    /* derive the sib1 coreset0 params from table 13-1 spec 38.213 */
 445    //ssbMuxPattern = coresetIdxTable[coreset0Idx][0];
 446    numRbs        = coresetIdxTable[coreset0Idx][1];
 447    numSymbols    = coresetIdxTable[coreset0Idx][2];
 448    offset        = coresetIdxTable[coreset0Idx][3];
 449
 450    /* derive the search space params from table 13-11 spec 38.213 */
 451    oValue                = searchSpaceIdxTable[searchSpace0Idx][0];
 452    //numSearchSpacePerSlot = searchSpaceIdxTable[searchSpace0Idx][1];
 453    mValue                = searchSpaceIdxTable[searchSpace0Idx][2];
 454    firstSymbol           = searchSpaceIdxTable[searchSpace0Idx][3];
 455
 456    /* calculate the n0, need to add the formulae, as of now the value is 0
 457     * Need to add the even and odd values of i during configuration
 458     * [(O . 2^u + i . M )  ] mod numSlotsPerSubframe
 459     * assuming u = 0, i = 0, numSlotsPerSubframe = 10
 460     * Also, from this configuration, coreset0 is only on even subframe */
 461    slotIndex = ((oValue * 1) + (0 * mValue)) % 10;
 462    sib1SchCfg->n0 = slotIndex;
 463
 464    /* calculate the PRBs */
 465    schAllocFreqDomRscType0(((offsetPointA-offset)/6), (numRbs/6), FreqDomainResource);
 466
 467    /* fill BWP */
 468    bwp->freqAlloc.numPrb   = MAX_NUM_RB; /* whole of BW */
 469    bwp->freqAlloc.startPrb = 0;
 470    bwp->subcarrierSpacing  = 0;         /* 15Khz */
 471    bwp->cyclicPrefix       = 0;              /* normal */
 472
 473    /* fill the PDCCH PDU */
 474    pdcch->coreset0Cfg.coreSetSize = numRbs;
 475    pdcch->coreset0Cfg.startSymbolIndex = firstSymbol;
 476    pdcch->coreset0Cfg.durationSymbols = numSymbols;
 477    memcpy(pdcch->coreset0Cfg.freqDomainResource,FreqDomainResource,6);
 478    pdcch->coreset0Cfg.cceRegMappingType = 1; /* coreset0 is always interleaved */
 479    pdcch->coreset0Cfg.regBundleSize = 6;    /* spec-38.211 sec 7.3.2.2 */
 480    pdcch->coreset0Cfg.interleaverSize = 2;  /* spec-38.211 sec 7.3.2.2 */
 481    pdcch->coreset0Cfg.coreSetType = 0;
 482    pdcch->coreset0Cfg.shiftIndex = pci;
 483    pdcch->coreset0Cfg.precoderGranularity = 0; /* sameAsRegBundle */
 484    pdcch->numDlDci = 1;
 485    pdcch->dci.rnti = SI_RNTI;
 486    pdcch->dci.scramblingId = pci;
 487    pdcch->dci.scramblingRnti = 0;
 488    pdcch->dci.cceIndex = 0;
 489    pdcch->dci.aggregLevel = 4;
 490    pdcch->dci.beamPdcchInfo.numPrgs = 1;
 491    pdcch->dci.beamPdcchInfo.prgSize = 1;
 492    pdcch->dci.beamPdcchInfo.digBfInterfaces = 0;
 493    pdcch->dci.beamPdcchInfo.prg[0].pmIdx = 0;
 494    pdcch->dci.beamPdcchInfo.prg[0].beamIdx[0] = 0;
 495    pdcch->dci.txPdcchPower.powerValue = 0;
 496    pdcch->dci.txPdcchPower.powerControlOffsetSS = 0;
 497    /* Storing pdschCfg pointer here. Required to access pdsch config while
 498       fillig up pdcch pdu */
 499    pdcch->dci.pdschCfg = pdsch;
 500
 501    /* fill the PDSCH PDU */
 502    uint8_t cwCount = 0;
 503    pdsch->pduBitmap = 0; /* PTRS and CBG params are excluded */
 504    pdsch->rnti = 0xFFFF; /* SI-RNTI */
 505    pdsch->pduIndex = 0;
 506    pdsch->numCodewords = 1;
 507    for(cwCount = 0; cwCount < pdsch->numCodewords; cwCount++)
 508    {
 509       pdsch->codeword[cwCount].targetCodeRate = 308;
 510       pdsch->codeword[cwCount].qamModOrder = 2;
 511       pdsch->codeword[cwCount].mcsIndex = sib1SchCfg->sib1Mcs;
 512       pdsch->codeword[cwCount].mcsTable = 0; /* notqam256 */
 513       pdsch->codeword[cwCount].rvIndex = 0;
 514       tbSize = schCalcTbSize(sib1SchCfg->sib1PduLen);
 515       pdsch->codeword[cwCount].tbSize = tbSize;
 516    }
 517    pdsch->dataScramblingId                   = pci;
 518    pdsch->numLayers                          = 1;
 519    pdsch->transmissionScheme                 = 0;
 520    pdsch->refPoint                           = 0;
 521    pdsch->dmrs.dlDmrsSymbPos                 = 2;
 522    pdsch->dmrs.dmrsConfigType                = 0; /* type-1 */
 523    pdsch->dmrs.dlDmrsScramblingId            = pci;
 524    pdsch->dmrs.scid                          = 0;
 525    pdsch->dmrs.numDmrsCdmGrpsNoData          = 1;
 526    pdsch->dmrs.dmrsPorts                     = 0;
 527    pdsch->dmrs.mappingType                   = DMRS_MAP_TYPE_A; /* Type-A */
 528    pdsch->dmrs.nrOfDmrsSymbols               = NUM_DMRS_SYMBOLS;
 529    pdsch->dmrs.dmrsAddPos                    = DMRS_ADDITIONAL_POS;
 530
 531    pdsch->pdschFreqAlloc.resourceAllocType   = 1; /* RAT type-1 RIV format */
 532    pdsch->pdschFreqAlloc.freqAlloc.startPrb  = offset + SCH_SSB_NUM_PRB; /* the RB numbering starts from coreset0,
 533                                                                             and PDSCH is always above SSB */
 534    pdsch->pdschFreqAlloc.freqAlloc.numPrb    = schCalcNumPrb(tbSize,sib1SchCfg->sib1Mcs,numPdschSymbols);
 535    pdsch->pdschFreqAlloc.vrbPrbMapping       = 0; /* non-interleaved */
 536    pdsch->pdschTimeAlloc.rowIndex            = 1;
 537    pdsch->pdschTimeAlloc.timeAlloc.startSymb = 2; /* spec-38.214, Table 5.1.2.1-1 */
 538    pdsch->pdschTimeAlloc.timeAlloc.numSymb   = numPdschSymbols;
 539    pdsch->beamPdschInfo.numPrgs              = 1;
 540    pdsch->beamPdschInfo.prgSize              = 1;
 541    pdsch->beamPdschInfo.digBfInterfaces      = 0;
 542    pdsch->beamPdschInfo.prg[0].pmIdx         = 0;
 543    pdsch->beamPdschInfo.prg[0].beamIdx[0]    = 0;
 544    pdsch->txPdschPower.powerControlOffset    = 0;
 545    pdsch->txPdschPower.powerControlOffsetSS  = 0;
 546
 547 }
 548
 549 /**
 550  * @brief Fill SSB start symbol
 551  *
 552  * @details
 553  *
 554  *     Function : fillSsbStartSymb
 555  *
 556  *      This API stores SSB start index per beam
 557  *
 558  *  @param[in]  SchCellCb     *cellCb
 559  *  @return  int
 560  *      -# ROK
 561  *      -# RFAILED
 562  **/
 563 void fillSsbStartSymb(SchCellCb *cellCb)
 564 {
 565    uint8_t cnt, scs;
 566
 567    scs = cellCb->cellCfg.ssbSchCfg.scsCommon;
 568    uint8_t ssbStartSymbArr[SCH_MAX_SSB_BEAM];
 569
 570    memset(ssbStartSymbArr, 0, sizeof(SCH_MAX_SSB_BEAM));
 571    /* Determine value of "n" based on Section 4.1 of 3GPP TS 38.213 */
 572    switch(scs)
 573    {
 574       case SCH_SCS_15KHZ:
 575          {
 576             uint8_t symbIdx=0;
 577             cnt = 2;/* n = 0, 1 for SCS = 15KHz */
 578             for(uint8_t idx=0; idx<cnt; idx++)
 579             {
 580                /* start symbol determined using {2, 8} + 14n */
 581                ssbStartSymbArr[symbIdx++] = 2 + SCH_SYMBOL_PER_SLOT*idx;
 582                ssbStartSymbArr[symbIdx++]       = 8 +   SCH_SYMBOL_PER_SLOT*idx;
 583             }
 584          }
 585          break;
 586       default:
 587          DU_LOG("\nSCS %d is currently not supported", scs);
 588    }
 589    memset(cellCb->ssbStartSymbArr, 0, sizeof(SCH_MAX_SSB_BEAM));
 590    memcpy(cellCb->ssbStartSymbArr, ssbStartSymbArr, SCH_MAX_SSB_BEAM);
 591
 592 }
 593
 594 /**
 595  * @brief cell config from MAC to SCH.
 596  *
 597  * @details
 598  *
 599  *     Function : macSchCellCfgReq
 600  *
 601  *      This API is invoked by MAC to send cell config to SCH
 602  *
 603  *  @param[in]  Pst            *pst
 604  *  @param[in]  SchCellCfg     *schCellCfg
 605  *  @return  int
 606  *      -# ROK
 607  *      -# RFAILED
 608  **/
 609 uint8_t SchHdlCellCfgReq(Pst *pst, SchCellCfg *schCellCfg)
 610 {
 611    uint8_t ret = ROK;
 612    SchCellCb *cellCb;
 613    SchCellCfgCfm schCellCfgCfm;
 614    Pst rspPst;
 615    Inst inst = pst->dstInst-1;
 616
 617    schInitCellCb(inst, schCellCfg);
 618    cellCb = schCb[inst].cells[inst]; //cells is of MAX_CELLS, why inst
 619    cellCb->macInst = pst->srcInst;
 620
 621    /* derive the SIB1 config parameters */
 622    fillSchSib1Cfg(
 623          inst,
 624          &(schCellCfg->sib1SchCfg),
 625          schCellCfg->phyCellId,
 626          schCellCfg->ssbSchCfg.ssbOffsetPointA);
 627    memcpy(&cellCb->cellCfg, schCellCfg, sizeof(SchCellCfg));
 628
 629    /* Fill and send Cell config confirm */
 630    memset(&rspPst, 0, sizeof(Pst));
 631    FILL_PST_SCH_TO_MAC(rspPst, pst->dstInst);
 632    rspPst.event = EVENT_SCH_CELL_CFG_CFM;
 633
 634    schCellCfgCfm.cellId = schCellCfg->cellId;
 635    schCellCfgCfm.rsp = RSP_OK;
 636
 637    ret = (*SchCellCfgCfmOpts[rspPst.selector])(&rspPst, &schCellCfgCfm);
 638
 639    return ret;
 640
 641 }
 642
 643 /*******************************************************************
 644  *
 645  * @brief Processes DL RLC BO info from MAC
 646  *
 647  * @details
 648  *
 649  *    Function : MacSchDlRlcBoInfo
 650  *
 651  *    Functionality:
 652  *       Processes DL RLC BO info from MAC
 653  *
 654  * @params[in]
 655  * @return ROK     - success
 656  *         RFAILED - failure
 657  *
 658  * ****************************************************************/
 659 uint8_t MacSchDlRlcBoInfo(Pst *pst, DlRlcBOInfo *dlBoInfo)
 660 {
 661    uint16_t  lcIdx;
 662    Inst  inst = pst->dstInst-SCH_INST_START;
 663    DU_LOG("\nSCH : Received RLC BO Status indication");
 664
 665    SchCellCb *cell = schCb[inst].cells[inst];
 666    SchDlSlotInfo *schDlSlotInfo = \
 667                                   cell->schDlSlotInfo[(cell->slotInfo.slot + SCHED_DELTA + PHY_DELTA + MSG4_DELAY) % SCH_NUM_SLOTS];
 668
 669    for(lcIdx = 0; lcIdx < dlBoInfo->numLc; lcIdx++)
 670    {
 671       if(dlBoInfo->boInfo[lcIdx].lcId == CCCH_LCID)
 672       {
 673          SCH_ALLOC(schDlSlotInfo->msg4Info, sizeof(Msg4Info));
 674          if(!schDlSlotInfo->msg4Info)
 675          {
 676             DU_LOG("\nSCH : Memory allocation failed for msg4Info");
 677             schDlSlotInfo = NULL;
 678             return RFAILED;
 679          }
 680          schDlSlotInfo->msg4Info->crnti = dlBoInfo->crnti;
 681          schDlSlotInfo->msg4Info->ndi = 1;
 682          schDlSlotInfo->msg4Info->harqProcNum = 0;
 683          schDlSlotInfo->msg4Info->dlAssignIdx = 0;
 684          schDlSlotInfo->msg4Info->pucchTpc = 0;
 685          schDlSlotInfo->msg4Info->pucchResInd = 0;
 686          schDlSlotInfo->msg4Info->harqFeedbackInd = 0;
 687          schDlSlotInfo->msg4Info->dciFormatId = 1;
 688       }
 689    }
 690
 691    return ROK;
 692 }
 693
 694 /*******************************************************************
 695  *
 696  * @brief Processes BSR indiation from MAC
 697  *
 698  * @details
 699  *
 700  *    Function : MacSchBsr
 701  *
 702  *    Functionality:
 703  *       Processes DL BSR from MAC
 704  *
 705  * @params[in]    Pst pst
 706  *                UlBufferStatusRptInd bsrInd
 707  * @return ROK     - success
 708  *         RFAILED - failure
 709  *
 710  * ****************************************************************/
 711 uint8_t MacSchBsr(Pst *pst, UlBufferStatusRptInd *bsrInd)
 712 {
 713    Inst           schInst       = pst->dstInst-SCH_INST_START;
 714    SchCellCb      *cellCb       = NULLP;
 715    SchUeCb        *ueCb         = NULLP;
 716    uint8_t        lcgIdx;
 717
 718    DU_LOG("\nSCH : Received BSR");
 719
 720    cellCb = schCb[schInst].cells[schInst];
 721    ueCb = schGetUeCb(cellCb, bsrInd->crnti);
 722
 723    /* store dataVolume per lcg in uecb */
 724    for(lcgIdx = 0; lcgIdx < bsrInd->numLcg; lcgIdx++)
 725    {
 726       ueCb->bsrInfo[lcgIdx].priority = 1; //TODO: determining LCG priority?
 727       ueCb->bsrInfo[lcgIdx].dataVol = bsrInd->dataVolInfo[lcgIdx].dataVol;
 728    }
 729    return ROK;
 730 }
 731
 732 /*******************************************************************
 733  *
 734  * @brief Processes SR UCI indication from MAC
 735  *
 736  * @details
 737  *
 738  *    Function : MacSchSrUciInd
 739  *
 740  *    Functionality:
 741  *      Processes SR UCI indication from MAC
 742  *
 743  * @params[in] Post structure
 744  *             UCI Indication
 745  * @return ROK     - success
 746  *         RFAILED - failure
 747  *
 748  * ****************************************************************/
 749 uint8_t MacSchSrUciInd(Pst *pst, SrUciIndInfo *uciInd)
 750 {
 751    Inst  inst = pst->dstInst-SCH_INST_START;
 752
 753    SchUeCb   *ueCb;
 754    SchCellCb *cellCb = schCb[inst].cells[inst];
 755
 756    DU_LOG("\nSCH : Received SR");
 757    ueCb = schGetUeCb(cellCb, uciInd->crnti);
 758
 759    if(uciInd->numSrBits)
 760    {
 761       ueCb->srRcvd = true;
 762    }
 763    return ROK;
 764 }
 765 /**********************************************************************
 766   End of file
 767  **********************************************************************/