src/5gnrsch/sch.c

   1 /*******************************************************************************
   2 ################################################################################
   3 #   Copyright (c) [2017-2019] [Radisys]                                        #
   4 #                                                                              #
   5 #   Licensed under the Apache License, Version 2.0 (the "License");            #
   6 #   you may not use this file except in compliance with the License.           #
   7 #   You may obtain a copy of the License at                                    #
   8 #                                                                              #
   9 #       http://www.apache.org/licenses/LICENSE-2.0                             #
  10 #                                                                              #
  11 #   Unless required by applicable law or agreed to in writing, software        #
  12 #   distributed under the License is distributed on an "AS IS" BASIS,          #
  13 #   WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.   #
  14 #   See the License for the specific language governing permissions and        #
  15 #   limitations under the License.                                             #
  16 ################################################################################
  17 *******************************************************************************/
  18
  19 /************************************************************************
  20
  21      Name:     sch.c
  22
  23      Type:     C source file
  24
  25      Desc:     C source code for scheduler fucntions
  26
  27      File:     sch.c
  28
  29 **********************************************************************/
  30
  31 /** @file sch.c
  32 @brief This file implements the schedulers main access to MAC layer code.
  33 */
  34 #include "stdbool.h"
  35 #include "envopt.h"        /* environment options */
  36 #include "envdep.h"        /* environment dependent */
  37 #include "envind.h"        /* environment independent */
  38 #include "gen.h"           /* general layer */
  39 #include "ssi.h"           /* system service interface */
  40 #include "cm_tkns.h"       /* Common Token Defines */
  41 #include "cm_llist.h"      /* Common Link List Defines */
  42 #include "cm_hash.h"       /* Common Hash List Defines */
  43 #include "cm_mblk.h"       /* common memory link list library */
  44 #include "cm_lte.h"        /* Common LTE Defines */
  45 #include "lrg.h"
  46 #include "rgr.h"
  47 #include "tfu.h"
  48 #include "rg_sch_inf.h"
  49 #include "rg_sch.h"
  50 #include "gen.x"           /* general layer typedefs */
  51 #include "ssi.x"           /* system services typedefs */
  52 #include "cm5.x"           /* system services */
  53 #include "cm_tkns.x"       /* Common Token Definitions */
  54 #include "cm_llist.x"      /* Common Link List Definitions */
  55 #include "cm_lib.x"        /* Common Library Definitions */
  56 #include "cm_hash.x"       /* Common Hash List Definitions */
  57 #include "cm_mblk.x"       /* common memory link list library */
  58 #include "cm_lte.x"        /* Common LTE Defines */
  59 #include "tfu.x"           /* TFU types */
  60 #include "lrg.x"           /* layer management typedefs for MAC */
  61 #include "rgr.x"           /* layer management typedefs for MAC */
  62 #include "rg_sch_inf.x"         /* typedefs for Scheduler */
  63 #include "du_app_mac_inf.h"
  64 #include "mac_sch_interface.h"
  65 #include "sch.h"
  66 #include "sch_utils.h"
  67 #include "du_log.h"
  68
  69 extern SchCb schCb[SCH_MAX_INST];
  70 extern int8_t coresetIdxTable[MAX_CORESET_INDEX][4];
  71 extern int8_t searchSpaceIdxTable[MAX_SEARCH_SPACE_INDEX][4];
  72 /* local defines */
  73 SchCellCfgCfmFunc SchCellCfgCfmOpts[] =
  74 {
  75         packSchCellCfgCfm,     /* LC */
  76         MacProcSchCellCfgCfm,  /* TC */
  77         packSchCellCfgCfm      /* LWLC */
  78 };
  79
  80
  81 /**
  82  * @brief Task Initiation function.
  83  *
  84  * @details
  85  *
  86  *     Function : schActvInit
  87  *
  88  *     This function is supplied as one of parameters during MAC's
  89  *     task registration. MAC will invoke this function once, after
  90  *     it creates and attaches this TAPA Task to a system task.
  91  *
  92  *  @param[in]  Ent Entity, the entity ID of this task.
  93  *  @param[in]  Inst Inst, the instance ID of this task.
  94  *  @param[in]  Region Region, the region ID registered for memory
  95  *              usage of this task.
  96  *  @param[in]  Reason Reason.
  97  *  @return  int
  98  *      -# ROK
  99  **/
 100 int schActvInit
 101 (
 102 Ent    entity,            /* entity */
 103 Inst   instId,             /* instance */
 104 Region region,         /* region */
 105 Reason reason          /* reason */
 106 )
 107 {
 108    Inst inst = (instId  - SCH_INST_START);
 109
 110    /* Initialize the MAC TskInit structure to zero */
 111    cmMemset ((uint8_t *)&schCb[inst], 0, sizeof(schCb));
 112
 113    /* Initialize the MAC TskInit with received values */
 114    schCb[inst].schInit.ent = entity;
 115    schCb[inst].schInit.inst = inst;
 116    schCb[inst].schInit.region = region;
 117    schCb[inst].schInit.pool = 0;
 118    schCb[inst].schInit.reason = reason;
 119    schCb[inst].schInit.cfgDone = FALSE;
 120    schCb[inst].schInit.acnt = FALSE;
 121    schCb[inst].schInit.usta = FALSE;
 122    schCb[inst].schInit.trc = FALSE;
 123    schCb[inst].schInit.procId = SFndProcId();
 124
 125    RETVALUE(ROK);
 126 } /* schActvInit */
 127
 128 /**
 129  * @brief Scheduler instance Configuration Handler.
 130  *
 131  * @details
 132  *
 133  *     Function : SchInstCfg
 134  *
 135  *     This function in called by HandleSchGenCfgReq(). It handles the
 136  *     general configurations of the scheduler instance. Returns
 137  *     reason for success/failure of this function.
 138  *
 139  *  @param[in]  RgCfg *cfg, the Configuaration information
 140  *  @return  U16
 141  *      -# LCM_REASON_NOT_APPL
 142  *      -# LCM_REASON_INVALID_MSGTYPE
 143  *      -# LCM_REASON_MEM_NOAVAIL
 144  **/
 145 PUBLIC U16 SchInstCfg
 146 (
 147 RgCfg *cfg,            /* Configuaration information */
 148 Inst  dInst
 149 )
 150 {
 151    uint16_t ret = LCM_REASON_NOT_APPL;
 152    Inst     inst = (dInst - SCH_INST_START);
 153
 154    printf("\nEntered SchInstCfg()");
 155    /* Check if Instance Configuration is done already */
 156    if (schCb[inst].schInit.cfgDone == TRUE)
 157    {
 158       RETVALUE(LCM_REASON_INVALID_MSGTYPE);
 159    }
 160    /* Update the Pst structure for LM interface */
 161    cmMemcpy((U8 *)&schCb[inst].schInit.lmPst,
 162             (U8 *)&cfg->s.schInstCfg.genCfg.lmPst,
 163              sizeof(Pst));
 164
 165    schCb[inst].schInit.inst = inst;
 166    schCb[inst].schInit.lmPst.srcProcId = schCb[inst].schInit.procId;
 167    schCb[inst].schInit.lmPst.srcEnt = schCb[inst].schInit.ent;
 168    schCb[inst].schInit.lmPst.srcInst = schCb[inst].schInit.inst +
 169    SCH_INST_START;
 170    schCb[inst].schInit.lmPst.event = EVTNONE;
 171
 172    schCb[inst].schInit.region = cfg->s.schInstCfg.genCfg.mem.region;
 173    schCb[inst].schInit.pool = cfg->s.schInstCfg.genCfg.mem.pool;
 174    schCb[inst].genCfg.tmrRes = cfg->s.schInstCfg.genCfg.tmrRes;
 175 #ifdef LTE_ADV
 176    schCb[inst].genCfg.forceCntrlSrbBoOnPCel =  cfg->s.schInstCfg.genCfg.forceCntrlSrbBoOnPCel;
 177    schCb[inst].genCfg.isSCellActDeactAlgoEnable =  cfg->s.schInstCfg.genCfg.isSCellActDeactAlgoEnable;
 178 #endif
 179    schCb[inst].genCfg.startCellId    = cfg->s.schInstCfg.genCfg.startCellId;
 180 #if 0
 181    /* Initialzie the timer queue */
 182    cmMemset((U8 *)&schCb[inst].tmrTq, 0, sizeof(CmTqType)*RGSCH_TQ_SIZE);
 183    /* Initialize the timer control point */
 184    cmMemset((U8 *)&schCb[inst].tmrTqCp, 0, sizeof(CmTqCp));
 185    schCb[inst].tmrTqCp.tmrLen = RGSCH_TQ_SIZE;
 186
 187    /* SS_MT_TMR needs to be enabled as schActvTmr needs instance information */
 188    /* Timer Registration request to SSI */
 189    if (SRegTmrMt(schCb[inst].schInit.ent, dInst,
 190       (S16)schCb[inst].genCfg.tmrRes, schActvTmr) != ROK)
 191    {
 192       RLOG_ARG0(L_ERROR,DBG_INSTID,inst, "SchInstCfg(): Failed to "
 193              "register timer.");
 194       RETVALUE(LCM_REASON_MEM_NOAVAIL);
 195    }
 196 #endif
 197    /* Set Config done in TskInit */
 198    schCb[inst].schInit.cfgDone = TRUE;
 199    printf("\nScheduler gen config done");
 200
 201    RETVALUE(ret);
 202 }
 203
 204 /**
 205  * @brief Layer Manager Configuration request handler.
 206  *
 207  * @details
 208  *
 209  *     Function : HandleSchGenCfgReq
 210  *
 211  *     This function handles the configuration
 212  *     request received at scheduler instance from the Layer Manager.
 213  *     -# Based on the cfg->hdr.elmId.elmnt value it invokes one of the
 214  *        functions rgHdlGenCfg() or rgHdlSapCfg().
 215  *     -# Invokes RgMiLrgSchCfgCfm() to send back the confirmation to the LM.
 216  *
 217  *  @param[in]  Pst *pst, the post structure
 218  *  @param[in]  RgMngmt *cfg, the configuration parameter's structure
 219  *  @return  S16
 220  *      -# ROK
 221  **/
 222 int HandleSchGenCfgReq
 223 (
 224 Pst      *pst,    /* post structure  */
 225 RgMngmt  *cfg     /* config structure  */
 226 )
 227 {
 228    uint16_t       ret = LCM_PRIM_OK;
 229    uint16_t       reason = LCM_REASON_NOT_APPL;
 230    RgMngmt   cfm;
 231    Pst       cfmPst;
 232
 233    if(pst->dstInst < SCH_INST_START)
 234    {
 235       DU_LOG("\nInvalid inst ID");
 236       DU_LOG("\nHandleSchGenCfgReq(): "
 237                 "pst->dstInst=%d SCH_INST_START=%d", pst->dstInst,SCH_INST_START);
 238       RETVALUE(ROK);
 239    }
 240    printf("\nReceived scheduler gen config");
 241    /* Fill the post structure for sending the confirmation */
 242         memset(&cfmPst, 0 , sizeof(Pst));
 243    SchFillCfmPst(pst, &cfmPst, cfg);
 244
 245    cmMemset((U8 *)&cfm, 0, sizeof(RgMngmt));
 246
 247 #ifdef LMINT3
 248    cfm.hdr.transId =
 249       cfg->hdr.transId;
 250 #endif
 251
 252    cfm.hdr.elmId.elmnt = cfg->hdr.elmId.elmnt;
 253    switch(cfg->hdr.elmId.elmnt)
 254    {
 255       case STSCHINST:
 256          reason = SchInstCfg(&cfg->t.cfg,pst->dstInst );
 257          break;
 258       default:
 259          ret = LCM_PRIM_NOK;
 260          reason = LCM_REASON_INVALID_ELMNT;
 261          DU_LOG("\nInvalid Elmnt=%d", cfg->hdr.elmId.elmnt);
 262          break;
 263    }
 264
 265    if (reason != LCM_REASON_NOT_APPL)
 266    {
 267       ret = LCM_PRIM_NOK;
 268    }
 269
 270    cfm.cfm.status = ret;
 271    cfm.cfm.reason = reason;
 272
 273    SchSendCfgCfm(&cfmPst, &cfm);
 274    /*   SPutSBuf(pst->region, pst->pool, (Data *)cfg, sizeof(RgMngmt)); */
 275
 276    RETVALUE(ROK);
 277 }/*-- HandleSchGenCfgReq --*/
 278
 279 /**
 280  * @brief slot indication from MAC to SCH.
 281  *
 282  * @details
 283  *
 284  *     Function : macSchSlotInd
 285  *
 286  *      This API is invoked by PHY to indicate slot indication to Scheduler for
 287  *      a cell.
 288  *
 289  *  @param[in]  Pst            *pst
 290  *  @param[in]  SlotIndInfo    *slotInd
 291  *  @return  S16
 292  *      -# ROK
 293  *      -# RFAILED
 294  **/
 295 int macSchSlotInd
 296 (
 297 Pst                 *pst,
 298 SlotIndInfo         *slotInd
 299 )
 300 {
 301    Inst  inst = pst->dstInst-SCH_INST_START;
 302
 303    /* Now call the TOM (Tfu ownership module) primitive to process further */
 304    schProcessSlotInd(slotInd, inst);
 305
 306    RETVALUE(ROK);
 307 }  /* macSchSlotInd */
 308
 309 /**
 310  * @brief inti cellCb based on cellCfg
 311  *
 312  * @details
 313  *
 314  *     Function : InitSchCellCb
 315  *
 316  *      This API is invoked after receiving schCellCfg
 317  *
 318  *  @param[in]  schCellCb *cell
 319  *  @param[in]  SchCellCfg *schCellCfg
 320  *  @return  int
 321  *      -# ROK
 322  *      -# RFAILED
 323  **/
 324 int InitSchCellCb(Inst inst, SchCellCfg *schCellCfg)
 325 {
 326    SchCellCb *cell;
 327    SCH_ALLOC(cell, sizeof(SchCellCb));
 328         if(!cell)
 329         {
 330       DU_LOG("\nMemory allocation failed in InitSchCellCb");
 331                 return RFAILED;
 332         }
 333
 334         cell->cellId = schCellCfg->cellId;
 335         cell->instIdx = inst;
 336         switch(schCellCfg->ssbSchCfg.scsCommon)
 337         {
 338            case SCH_SCS_15KHZ:
 339                 {
 340                         cell->numSlots = SCH_NUM_SLOTS;
 341                 }
 342                 break;
 343                 default:
 344                    DU_LOG("\nSCS %d not supported", schCellCfg->ssbSchCfg.scsCommon);
 345         }
 346
 347    for(uint8_t idx=0; idx<SCH_NUM_SLOTS; idx++)
 348         {
 349                 SchDlAlloc *schDlAlloc;
 350                 SCH_ALLOC(schDlAlloc, sizeof(SchDlAlloc));
 351                 if(!schDlAlloc)
 352                 {
 353                         DU_LOG("\nMemory allocation failed in InitSchCellCb");
 354                         return RFAILED;
 355                 }
 356
 357       schDlAlloc->totalPrb = MAX_NUM_RB;
 358
 359                 for(uint8_t itr=0; itr<MAX_SSB_IDX; itr++)
 360                 {
 361                         schDlAlloc->assignedPrb[itr] = 0;
 362                 }
 363                 for(uint8_t itr=0; itr<MAX_SSB_IDX; itr++)
 364                 {
 365                         memset(&schDlAlloc->ssbInfo[itr], 0, sizeof(SsbInfo));
 366                 }
 367
 368                 cell->dlAlloc[idx] = schDlAlloc;
 369         }
 370         schCb[inst].cells[inst] = cell; //Sphoorthi TODO: check if this works
 371
 372    DU_LOG("\nCell init completed for cellId:%d", cell->cellId);
 373
 374    return ROK;
 375 }
 376
 377 void fillSchSib1Cfg(
 378 Inst         schInst,
 379 SchSib1Cfg   *sib1SchCfg,
 380 uint8_t      pci,
 381 uint8_t      offsetPointA
 382 )
 383 {
 384    uint8_t coreset0Idx = 0;
 385    uint8_t searchSpace0Idx = 0;
 386    uint8_t ssbMuxPattern = 0;
 387    uint8_t numRbs = 0;
 388    uint8_t numSymbols = 0;
 389    uint8_t offset = 0;
 390    uint8_t oValue = 0;
 391    uint8_t numSearchSpacePerSlot = 0;
 392    uint8_t mValue = 0;
 393    uint8_t firstSymbol = 0; /* need to calculate using formula mentioned in 38.213 */
 394    uint8_t slotIndex = 0;
 395    uint8_t FreqDomainResource[6] = {0};
 396
 397    Sib1PdcchCfg *pdcch = &(sib1SchCfg->sib1PdcchCfg);
 398    Sib1PdschCfg *pdsch = &(sib1SchCfg->sib1PdschCfg);
 399
 400    coreset0Idx     = sib1SchCfg->coresetZeroIndex;
 401    searchSpace0Idx = sib1SchCfg->searchSpaceZeroIndex;
 402
 403    /* derive the sib1 coreset0 params from table 13-1 spec 38.213 */
 404    ssbMuxPattern = coresetIdxTable[coreset0Idx][0];
 405    numRbs        = coresetIdxTable[coreset0Idx][1];
 406    numSymbols    = coresetIdxTable[coreset0Idx][2];
 407    offset        = coresetIdxTable[coreset0Idx][3];
 408
 409    /* derive the search space params from table 13-11 spec 38.213 */
 410    oValue                = searchSpaceIdxTable[searchSpace0Idx][0];
 411    numSearchSpacePerSlot = searchSpaceIdxTable[searchSpace0Idx][1];
 412    mValue                = searchSpaceIdxTable[searchSpace0Idx][2];
 413    firstSymbol           = searchSpaceIdxTable[searchSpace0Idx][3];
 414
 415    /* calculate the n0, need to add the formulae, as of now the value is 0
 416     * Need to add the even and odd values of i during configuration
 417     * [(O . 2^u + i . M )  ] mod numSlotsPerSubframe
 418     * assuming u = 0, i = 0, numSlotsPerSubframe = 10
 419     * Also, from this configuration, coreset0 is only on even subframe */
 420    slotIndex = ((oValue * 1) + (0 * mValue)) % 10;
 421    sib1SchCfg->n0 = slotIndex;
 422
 423    /* calculate the PRBs */
 424    freqDomResourceAlloc( ((offsetPointA-offset)/6), (numRbs/6), FreqDomainResource);
 425
 426    /* fill the PDCCH PDU */
 427    pdcch->sib1PdcchBwpCfg.BWPSize = MAX_NUM_RB; /* whole of BW */
 428    pdcch->sib1PdcchBwpCfg.BWPStart = 0;
 429    pdcch->sib1PdcchBwpCfg.subcarrierSpacing = 0;         /* 15Khz */
 430    pdcch->sib1PdcchBwpCfg.cyclicPrefix = 0;              /* normal */
 431    pdcch->sib1Coreset0Cfg.coreSet0Size = numRbs;
 432    pdcch->sib1Coreset0Cfg.startSymbolIndex = firstSymbol;
 433    pdcch->sib1Coreset0Cfg.durationSymbols = numSymbols;
 434    memcpy(pdcch->sib1Coreset0Cfg.freqDomainResource,FreqDomainResource,6);
 435    pdcch->sib1Coreset0Cfg.cceRegMappingType = 1; /* coreset0 is always interleaved */
 436    pdcch->sib1Coreset0Cfg.regBundleSize = 6;    /* spec-38.211 sec 7.3.2.2 */
 437    pdcch->sib1Coreset0Cfg.interleaverSize = 2;  /* spec-38.211 sec 7.3.2.2 */
 438    pdcch->sib1Coreset0Cfg.coreSetType = 0;
 439    pdcch->sib1Coreset0Cfg.shiftIndex = pci;
 440    pdcch->sib1Coreset0Cfg.precoderGranularity = 0; /* sameAsRegBundle */
 441    pdcch->numDlDci = 1;
 442    pdcch->sib1DlDci.rnti = 0xFFFF; /* SI-RNTI */
 443    pdcch->sib1DlDci.scramblingId = pci;
 444    pdcch->sib1DlDci.scramblingRnti = 0;
 445    pdcch->sib1DlDci.cceIndex = 0;
 446    pdcch->sib1DlDci.aggregLevel = 4;
 447    pdcch->sib1DlDci.beamPdcchInfo.numPrgs = 1;
 448    pdcch->sib1DlDci.beamPdcchInfo.prgSize = 1;
 449    pdcch->sib1DlDci.beamPdcchInfo.digBfInterfaces = 0;
 450    pdcch->sib1DlDci.beamPdcchInfo.prg[0].pmIdx = 0;
 451    pdcch->sib1DlDci.beamPdcchInfo.prg[0].beamIdx[0] = 0;
 452    pdcch->sib1DlDci.txPdcchPower.powerValue = 0;
 453    pdcch->sib1DlDci.txPdcchPower.powerControlOffsetSS = 0;
 454         /* Storing pdschCfg pointer here. Required to access pdsch config while
 455         fillig up pdcch pdu */
 456    pdcch->sib1DlDci.pdschCfg = pdsch;
 457
 458    /* fill the PDSCH PDU */
 459         uint8_t cwCount = 0;
 460    pdsch->pduBitmap = 0; /* PTRS and CBG params are excluded */
 461    pdsch->rnti = 0xFFFF; /* SI-RNTI */
 462    pdsch->pduIndex = 0;
 463    pdsch->sib1PdschBwpCfg.BWPSize = MAX_NUM_RB; /* whole of BW */
 464    pdsch->sib1PdschBwpCfg.BWPStart = 0;
 465    pdsch->numCodewords = 1;
 466         for(cwCount = 0; cwCount < pdsch->numCodewords; cwCount++)
 467         {
 468       pdsch->codeword[cwCount].targetCodeRate = 308;
 469       pdsch->codeword[cwCount].qamModOrder = 2;
 470       pdsch->codeword[cwCount].mcsIndex = sib1SchCfg->sib1Mcs;
 471       pdsch->codeword[cwCount].mcsTable = 0; /* notqam256 */
 472       pdsch->codeword[cwCount].rvIndex = 0;
 473       pdsch->codeword[cwCount].tbSize = 768;
 474    }
 475    pdsch->dataScramblingId = pci;
 476    pdsch->numLayers = 1;
 477    pdsch->transmissionScheme = 0;
 478    pdsch->refPoint = 0;
 479    pdsch->dmrs.dlDmrsSymbPos = 2;
 480    pdsch->dmrs.dmrsConfigType = 0; /* type-1 */
 481    pdsch->dmrs.dlDmrsScramblingId = pci;
 482    pdsch->dmrs.scid = 0;
 483    pdsch->dmrs.numDmrsCdmGrpsNoData = 1;
 484    pdsch->dmrs.dmrsPorts = 0;
 485    pdsch->sib1FreqAlloc.resourceAlloc = 1; /* RAT type-1 RIV format */
 486    pdsch->sib1FreqAlloc.rbStart = offset + SCH_SSB_PRB_DURATION; /* the RB numbering starts from coreset0, and PDSCH is always above SSB */
 487         /* formula used for calculation of rbSize, 38.213 section 5.1.3.2 *
 488          * Ninfo = Nre . R . Qm . v                                       *
 489          * Nre' = Nsc . NsymPdsch - NdmrsSymb - Noh                       *
 490          * Nre = min(156,Nre') . nPrb                                     */
 491    pdsch->sib1FreqAlloc.rbSize = 10; /* This value is calculated from above formulae */
 492    pdsch->sib1FreqAlloc.vrbPrbMapping = 0; /* non-interleaved */
 493    pdsch->sib1TimeAlloc.rowIndex = 1;
 494    pdsch->sib1TimeAlloc.startSymbolIndex = 2; /* spec-38.214, Table 5.1.2.1-1 */
 495    pdsch->sib1TimeAlloc.numSymbols = 12;
 496    pdsch->beamPdschInfo.numPrgs = 1;
 497    pdsch->beamPdschInfo.prgSize = 1;
 498    pdsch->beamPdschInfo.digBfInterfaces = 0;
 499    pdsch->beamPdschInfo.prg[0].pmIdx = 0;
 500    pdsch->beamPdschInfo.prg[0].beamIdx[0] = 0;
 501    pdsch->txPdschPower.powerControlOffset = 0;
 502    pdsch->txPdschPower.powerControlOffsetSS = 0;
 503
 504 }
 505
 506 /**
 507  * @brief cell config from MAC to SCH.
 508  *
 509  * @details
 510  *
 511  *     Function : macSchCellCfgReq
 512  *
 513  *      This API is invoked by MAC to send cell config to SCH
 514  *
 515  *  @param[in]  Pst            *pst
 516  *  @param[in]  SchCellCfg     *schCellCfg
 517  *  @return  int
 518  *      -# ROK
 519  *      -# RFAILED
 520  **/
 521 int SchHdlCellCfgReq
 522 (
 523 Pst                 *pst,
 524 SchCellCfg          *schCellCfg
 525 )
 526 {
 527    int ret = ROK;
 528    SchCellCb *cellCb;
 529         SchCellCfgCfm schCellCfgCfm;
 530         Pst rspPst;
 531         Inst inst = pst->dstInst-1;
 532
 533         InitSchCellCb(inst, schCellCfg);
 534         cellCb = schCb[inst].cells[inst]; //cells is of MAX_CELLS, why inst
 535    cellCb->macInst = pst->srcInst;
 536
 537    /* derive the SIB1 config parameters */
 538         fillSchSib1Cfg(
 539            inst,
 540            &(schCellCfg->sib1SchCfg),
 541                 schCellCfg->phyCellId,
 542                 schCellCfg->ssbSchCfg.ssbOffsetPointA);
 543    memcpy(&cellCb->cellCfg, schCellCfg, sizeof(SchCellCfg));
 544
 545    memset(&rspPst, 0, sizeof(Pst));
 546    SCH_FILL_RSP_PST(rspPst, inst);
 547         rspPst.event = EVENT_SCH_CELL_CFG_CFM;
 548         schCellCfgCfm.rsp = RSP_OK;
 549
 550    ret = (*SchCellCfgCfmOpts[rspPst.selector])(&rspPst, &schCellCfgCfm);
 551
 552    return ret;
 553
 554 }
 555
 556 /**********************************************************************
 557          End of file
 558 **********************************************************************/