src/5gnrsch/rg_sch.h

   1 /*******************************************************************************
   2 ################################################################################
   3 #   Copyright (c) [2017-2019] [Radisys]                                        #
   4 #                                                                              #
   5 #   Licensed under the Apache License, Version 2.0 (the "License");            #
   6 #   you may not use this file except in compliance with the License.           #
   7 #   You may obtain a copy of the License at                                    #
   8 #                                                                              #
   9 #       http://www.apache.org/licenses/LICENSE-2.0                             #
  10 #                                                                              #
  11 #   Unless required by applicable law or agreed to in writing, software        #
  12 #   distributed under the License is distributed on an "AS IS" BASIS,          #
  13 #   WITHOUT WARRANTIES OR CONDITIONS OF ANY KIND, either express or implied.   #
  14 #   See the License for the specific language governing permissions and        #
  15 #   limitations under the License.                                             #
  16 ################################################################################
  17 *******************************************************************************/
  18
  19 /**********************************************************************
  20
  21     Name:   RRC layer
  22
  23     Type:   C include file
  24
  25     Desc:   Defines required by LTE-MAC
  26
  27     File:   rg_sch.h
  28
  29 **********************************************************************/
  30
  31 #ifndef __RGSCH__
  32 #define __RGSCH__
  33
  34 #define RGSCHLAYERNAME     "MAC Scheduler"
  35 #ifdef RG_5GTF
  36 #define MAX_5GTF_CELL          8
  37 #define MAX_5GTF_GROUP         1
  38 #define MAX_5GTF_BEAMS         4
  39 #define MAX_5GTF_SUBFRAME_INFO 10
  40 #define MAX_5GTF_VRBG_SIZE     4
  41 #define MAX_5GTF_PRBS          100
  42 #define MAX_5GTF_MCS           15
  43 #define MAX_5GTF_VRBG          25
  44 #define MAX_5GTF_TB_SIZE       66392
  45 /* Total number of UEs scheduled per cell in a subframe */
  46 #define MAX_5GTF_UE_SCH        4
  47 #define MAX_5GTF_DCIA1B1_SIZE  60
  48 #define MAX_5GTF_XPUSCH_RANGE  2
  49 #endif
  50 /* This variables must moved into cell context finally. Since this requires replacing
  51  *  all macros in the code with these cell specific variables, this will taken as part of
  52  *  delta cleanup activity in MAC. Untill then, since we only support one cell, this should be fine
  53  */
  54 #ifdef RG_SCH_DYNDLDELTA
  55 #define RGSCH_UPDATE_DELTA(_inst, delta)\
  56 {\
  57 rgSchCb[_inst].rgSchDlDelta    = RG_ENV_DL_DELTA + delta;\
  58 rgSchCb[_inst].rgSchCmnDlDelta = RG_ENV_SCH_CMN_DL_DELTA + delta;\
  59 rgSchCb[_inst].rgSchUlDelta    = TFU_ENV_HQFBKIND_ULDELTA + delta;\
  60 }
  61 #else
  62 #define RGSCH_UPDATE_DELTA(_inst, delta)
  63 #endif
  64
  65 #ifdef RG_SCH_DYNDLDELTA
  66 /* 4UE_TTI_DELTA */
  67 #ifdef CA_PHY_BRDCM_61765
  68 #define RG_DL_DELTA rgSchCb[1].rgSchDlDelta
  69 #define RG_SCH_CMN_DL_DELTA (rgSchCb[1].rgSchCmnDlDelta)
  70 #define TFU_HQFBKIND_ULDELTA (rgSchCb[1].rgSchUlDelta)
  71 #else
  72 #define RG_DL_DELTA rgSchCb[0].rgSchDlDelta
  73 #define RG_SCH_CMN_DL_DELTA (rgSchCb[0].rgSchCmnDlDelta)
  74 #define TFU_HQFBKIND_ULDELTA (rgSchCb[0].rgSchUlDelta)
  75 #endif
  76 #else
  77 #ifdef  SPLIT_RLC_DL_TASK
  78 #define RG_DL_DELTA (RG_ENV_DL_DELTA + 1 )
  79 #define RG_SCH_CMN_DL_DELTA (RG_ENV_SCH_CMN_DL_DELTA + 1)
  80 #define TFU_HQFBKIND_ULDELTA (TFU_ENV_HQFBKIND_ULDELTA + 1)
  81 #else
  82 #define RG_DL_DELTA RG_ENV_DL_DELTA
  83 #define RG_SCH_CMN_DL_DELTA RG_ENV_SCH_CMN_DL_DELTA
  84 #define TFU_HQFBKIND_ULDELTA TFU_ENV_HQFBKIND_ULDELTA
  85 #endif
  86 #endif
  87
  88 /* Tunable parameter */
  89 #define RGSCH_MAX_NUM_DED_LC 10       /* maximum dedicated logical channels in a UE */
  90 #define RGSCH_MAX_NUM_CMN_LC 5        /* maximum number of common logical
  91                                          channels in a cell */
  92 #define RG_SCH_LCG0 0
  93 #define RG_SCH_QCI5 5
  94 #define RGSCH_MAX_LCG_PER_UE 4
  95 #define RGSCH_CON_RES_ID_SZ  6
  96 #ifdef LTE_TDD
  97 #define RGSCH_MAX_RA_RNTI   60
  98 #else
  99 #define RGSCH_MAX_RA_RNTI   10
 100 #define RGSCH_RAREQ_ARRAY_SIZE (2*RGSCH_MAX_RA_RNTI)
 101 #endif
 102
 103 #define RGSCH_MAX_RAPID 64 /* XXX: For RACH Module */
 104 /* Below two temps added by nagaraja S */
 105 #define RG_MEAS_GAPPRD_40 40
 106 #define RG_MEAS_GAPPRD_80 80
 107 /* Added support for SPS*/
 108
 109 /* LTEMAC_SPS changes */
 110 #define RG_SCH_NUM_RATYPE1_SUBSETS    4
 111 #define RG_SCH_NUM_RATYPE2_32BIT_MASK 4
 112 #define RG_SCH_NUM_RATYPE1_32BIT_MASK RG_SCH_NUM_RATYPE1_SUBSETS
 113
 114 #define RGSCH_SPS_ULBW_MASK_LEN                    4
 115 #define RGSCH_SPS_MG_MASK_LEN                      10
 116 /* MAX number of feedbacks in case of LTE_TDD */
 117 #ifdef LTEMAC_SPS
 118 #ifdef LTE_TDD
 119 #define RGSCH_TDD_MAX_FDBK 4
 120 #endif /* LTE_TDD */
 121 /* DL SPS States of UE */
 122 #define RGSCH_DL_SPS_IDLE                    0x00
 123 #define RGSCH_DL_SPS_ACTVTN_PENDING          0x01
 124 #define RGSCH_DL_SPS_WAITING_FOR_ACTV_CFM    0x02
 125 #define RGSCH_DL_SPS_ACTV                    0x03
 126 #define RGSCH_DL_SPS_RELEASE_TRIGGERED       0x04
 127 #define RGSCH_DL_SPS_REACTVTN_PENDING        0x05
 128
 129 /* UL SPS States of UE */
 130 #define RGSCH_SPS_IDLE              0x00
 131 #define RGSCH_SPS_TO_BE_ACTV        0x01
 132 #define RGSCH_SPS_TO_BE_REACTV      0x02
 133 #define RGSCH_SPS_TO_BE_REL         0x03
 134 #define RGSCH_SPS_ACTV_PDCCH_SENT   0x04
 135 #define RGSCH_SPS_REL_SENT          0x05
 136 #define RGSCH_SPS_ACTV              0x06
 137
 138 #define RG_SCH_SPS_LCG_ID 1
 139 #define RG_SCH_MAX_N1PUCCH_VAL 2047
 140 #define RGSCH_INVALID_SUBFRAME 0xFF
 141 #define RGSCH_INVALID_SFN 0xFFFF
 142 #endif
 143
 144 #define RG_SCH_MAX_NUM_N1PUCCH_PER_UE 4
 145 #define RG_SCH_MAX_NUM_N3PUCCH_PER_UE 4
 146 #define RGSCH_MAX_DL_HQ_PROC 8
 147
 148 /* This is the delta that MAC works on Schedule's DELTA should be a function of
 149  * this.
 150  */
 151
 152 /* Well known RNTIS */
 153 #define RGSCH_SI_RNTI        0xffff
 154 #define RGSCH_P_RNTI         0xfffe
 155
 156 #define RGSCH_MAX_UPPERSAP               3
 157 #define RGSCH_MAX_LOWERSAP               1
 158 #define RGSCH_TQ_SIZE                    100   /* Timing Queue Size */
 159 #define RGSCH_MAX_TIMER     RGSCH_MAX_LOWERSAP   /* MAX number of MAC timers */
 160 #define RGSCH_NMB_CELL_HASHBIN           10   /* Number of Hash Bins for cell hash
 161                                               table */
 162 #define RGSCH_NMB_UE_HASHBIN             10   /* Number of Hash Bins for UE hash
 163                                               table */
 164 #define RGSCH_BNDREQ_TMR    1    /* Bind Request timer event value */
 165 #define RGSCH_MAX_BNDRETRY  2    /* Max number of Bind Retries for TFU SAP */
 166
 167
 168 #define RGSCH_UE_TQ_SIZE    10   /* Timing Queue Size */
 169
 170 #define RGSCH_INVALID_SCHD_TYPE 255
 171 #define RGSCH_MAX_UE_PER_CELL 0xFFFF /*!< Maximum number of UEs per cell */
 172 #define RGSCH_MAX_UE_BIN_PER_CELL 128 /*!< Maximum number of UE bins per cell */
 173 #define RGSCH_MIN_DL_BW       6    /*!< Minimum Downlink bandwidth in RBs */
 174 #define RGSCH_MAX_DL_BW       110  /*!< Maximum Downlink bandwidth in RBs */
 175 #define RGSCH_MIN_UL_BW       6    /*!< Minimum Uplink bandwidth in RBs */
 176 #define RGSCH_MAX_UL_BW       110  /*!< Maximum Uplink bandwidth in RBs */
 177 #define RGSCH_NUM_SC_IN_RB     12  /*!< Number of sub carriers in a RB */
 178 #define RGSCH_NUM_PBCH_SYM      4  /*!< Number of PBCH symbols in subframe0.Section 6.6,36.211 */
 179 #define RGSCH_NUM_PSS_SSS_SYM   2  /*!< Number of primary and secondary Synchronization symbols in                                        subframe 0 and subframe 5 */
 180 #define RGSCH_NUM_CELL_RS_ONE_ANT_PORT  8   /*!< Number of cell specific reference symbols in a Subframe */
 181 #define RGSCH_NUM_CELL_RS_TWO_ANT_PORT  16  /*!< Number of cell specific reference symbols in a Subframe */
 182 #define RGSCH_NUM_CELL_RS_FOUR_ANT_PORT  24   /*!< Number of cell specific reference symbols in a Subframe */
 183 #define RGSCH_TOT_NUM_SYM_NORCP 168 /*!< Total number of symbols in a RB in case of Normal CP */
 184 #define RGSCH_TOT_NUM_SYM_EXTCP 144 /*!< Total number of symbols in a RB in case of Extended CP */
 185
 186 #define RGSCH_MAX_NUM_CSRS_ONE_SYMBOL_RB  4
 187 #define RGSCH_NUM_ANT_PORT_FOUR 4
 188 #define RGSCH_MIN_NUM_ANT_PORT 1
 189 #define RGSCH_NUM_REGS_1ST_SYM 2
 190 #define RGSCH_NUM_REGS_2ND_SYM_FOUR_ANT_PORT 2
 191 #define RGSCH_NUM_REGS_2ND_SYM_1OR2_ANT_PORT 3
 192 #define RGSCH_NUM_REGS_3RD_SYM 3
 193 #define RGSCH_NUM_REGS_4TH_SYM_NOR_CP 3
 194 #define RGSCH_NUM_REGS_4TH_SYM_EXT_CP 2
 195
 196 #define RGSCH_MIN_CFI_VAL     1    /*!< Minimum value for CFI */
 197 #define RGSCH_MAX_CFI_VAL     3    /*!< Maximum value for CFI */
 198 #define RGSCH_QM_BPSK         2    /*!< Qm value for BPSK */
 199 #define RGSCH_QM_QPSK         4    /*!< Qm value for QPSK */
 200 #define RGSCH_QM_64QAM        6    /*!< Qm value for 64QAM */
 201 #define RGSCH_MIN_SRS_SFCFG_IDX 0  /*!< Minimum value for SRS subframe
 202                                      configurtion index */
 203 #define RGSCH_MAX_SRS_SFCFG_IDX 15  /*!< Maximum value for SRS subframe
 204                                      configurtion index */
 205 #define RGSCH_MAX_SRS_TX_OFFSET 8    /*!< Maximum number of SRS transmission
 206                                     offsets per cell */
 207 #ifdef LTE_TDD
 208 #define RGSCH_MIN_MAC_RNTI      61   /*!< Minimum value of RNTI to be managed by
 209                                     MAC */
 210 #else
 211 #define RGSCH_MIN_MAC_RNTI      11   /*!< Minimum value of RNTI to be managed by
 212                                     MAC */
 213 #endif
 214
 215 #define RG_SCH_DL_MAX_ITBS 13
 216 #define RG_SCH_UL_MAX_ITBS 13
 217
 218 #define RG_TIME_DIFF(_currTime,_prevTime)                  \
 219    (_currTime < _prevTime ? ((0xffffffff - _prevTime) + _currTime ): (_currTime - _prevTime))
 220
 221 #define RGSCH_TYPE_SC1    RGR_SCH_TYPE_SC1
 222 #define RGSCH_TYPE_PFS    RGR_SCH_TYPE_PFS
 223 #define RGSCH_TYPE_RR     RGR_SCH_TYPE_RR
 224 #define RGSCH_TYPE_MAXCI  RGR_SCH_TYPE_MAXCI
 225 /* HARQ related MACROs */
 226 #ifdef TFU_TDD
 227 #define RGSCH_NUM_DL_HQ_PROC 15
 228 #else
 229 #define RGSCH_NUM_DL_HQ_PROC 8
 230 #endif
 231 #define RGSCH_NUM_UL_HQ_PROC 8
 232 #define RGSCH_MIN_HQ_TX 1
 233
 234 /* Group power related MACROs */
 235 #define RGSCH_MAX_GRP_PWR_FMT3_IDX  15   /*!< Maximum index value for group power format 3 */
 236 #define RGSCH_MAX_GRP_PWR_FMT3A_IDX 31   /*!< Maximum index value for group power format 3A */
 237
 238 /* MACROs to indicate cell specific config for cell to be active */
 239 #define RGSCH_BCCH_BCH_CFG      (1<<0)
 240 #define RGSCH_BCCH_DLSCH_CFG1    (1<<1)
 241 #define RGSCH_BCCH_DLSCH_CFG2    (1<<2)
 242 #define RGSCH_PCCH_CFG          (1<<3)
 243 #define RGSCH_UL_CCCH_CFG       (1<<4)
 244 #define RGSCH_DL_CCCH_CFG       (1<<5)
 245 #define RGSCH_SCHD_CFG          (1<<6)
 246
 247 #define RGSCH_CELL_ACTIVE_CFG (RGSCH_BCCH_BCH_CFG | RGSCH_BCCH_DLSCH_CFG1 | RGSCH_BCCH_DLSCH_CFG2 | RGSCH_PCCH_CFG | RGSCH_UL_CCCH_CFG | RGSCH_DL_CCCH_CFG)
 248
 249 /* Logical channel realated MACROs */
 250 #define RGSCH_INVALID_LCG_ID  255
 251 #define RGSCH_INVALID_LC_ID   255
 252 #define RGSCH_BCCH_BCH_IDX   0
 253 #define RGSCH_BCCH_DLSCH_IDX1 1
 254 #define RGSCH_BCCH_DLSCH_IDX2 2
 255 #define RGSCH_PCCH_IDX 3
 256
 257 /* PUCCH related macros */
 258 #define RGSCH_PUCCH_MAXVAL_CS    7   /*!< Maximum value for cyclic shift of PUCCH */
 259 #define RGSCH_PUCCH_MINVAL_DS    1   /*!< Mininmum value for delta shift of PUCCH */
 260 #define RGSCH_PUCCH_MAXVAL_DS    3   /*!< Maximum value for delta shift of PUCCH */
 261
 262 /* DUX related macros */
 263 #define RGSCH_LCID_MASK 0x1F
 264 #define RGSCH_LCID_LEN 0x5
 265 #define RGSCH_CCCH_LCID 0x00
 266 #define RGSCH_DEDLC_MIN_LCID 0x01
 267 #define RGSCH_DEDLC_MAX_LCID 0x0A
 268 #define RGSCH_RES_MIN_LCID 0x0B
 269 #define RGSCH_RES_MAX_LCID 0x19
 270 #define RGSCH_PHR_LCID 0x1A
 271 #define RGSCH_CRNTI_LCID 0X1B
 272 #define RGSCH_TRUNC_BSR_LCID 0X1C
 273 #define RGSCH_SHORT_BSR_LCID 0X1D
 274 #define RGSCH_LONG_BSR_LCID  0X1E
 275 #define RGSCH_PAD_LCID 0x1F
 276 /* Fix: If only TA is scheduled, use some dummy LCID */
 277 #define RG_TA_LCID 0x20
 278 #define RGSCH_MAX_EXTN_PAD_SUBHDRS 0x02
 279
 280 #define RGSCH_CCCH_SDU_PRSNT     (1<<0)
 281 #define RGSCH_CRNTI_CE_PRSNT     (1<<1)
 282 #define RGSCH_PHR_CE_PRSNT       (1<<2)
 283 #ifndef MAC_5GTF_UPDATE
 284 #define RGSCH_TRUNC_BSR_CE_PRSNT (1<<3)
 285 #define RGSCH_SHORT_BSR_CE_PRSNT (1<<4)
 286 #define RGSCH_LONG_BSR_CE_PRSNT  (1<<5)
 287 #else
 288 #define RGSCH_BSR_CE_PRSNT       (1<<5)
 289 #endif
 290 /* L2_COUNTERS */
 291 #define RGSCH_ACTIVE_LC_PRSNT  (1<<6)
 292 #ifdef LTEMAC_SPS
 293 #define RGSCH_UL_SPS_ACT_PRSENT (1<<7)
 294 #endif
 295 #define RGSCH_EXT_PHR_CE_PRSNT (1<<8)
 296
 297 /* LOGICAL CHANNEL */
 298 #define RGSCH_MAX_LC_PER_UE   10
 299 /* Maximum number of common logical channel control blocks */
 300 #define RGSCH_MAX_CMN_LC_CB   4
 301
 302 /* Random access related MACROs */
 303 #define RGSCH_MAX_RA_PREAMBLE_FMT 3 /*!< Maximun value of Random access preamble
 304                                       format */
 305 #define RGSCH_MAX_RA_WINSIZE    10  /*!< Maximum size of Random access response
 306                                       window in subframes */
 307 #define RGSCH_MIN_RA_WINSIZE    2   /*!< Minimum size of Random access response
 308                                       window in subframes */
 309 #define RGSCH_MIN_NUM_RA_PREAMBLE 4 /*!< Minimum number of Random access
 310                                       preambles */
 311 #define RGSCH_MAX_NUM_RA_PREAMBLE 64 /*!< Maximim number of Random access
 312                                       preambles */
 313 #define RGSCH_NUM_RA_RB     6
 314
 315 #define RGSCH_MAX_UL_RB     110     /*!< MAX Uplink RBs */
 316
 317 #define RGSCH_MAX_RA_RSP_ALLOC    4 /*!< Maximum number of Random access
 318                                       allocations */
 319
 320 #define RGSCH_MAX_RA_RNTI_PER_SUBFRM   6
 321 #define RGSCH_MAX_TDD_RA_RSP_ALLOC     6
 322 #define RGSCH_MAX_TDD_RA_PREAMBLE_FMT  4
 323 #define RGSCH_MAX_TDD_UL_DL_CFG        7
 324 #define RGSCH_MAX_TDD_SPL_SUBFRM_CFG   9
 325 #define RGSCH_INVALID_INFO             0xff
 326
 327 #define RGSCH_RGR_CFG 1          /* RGR configuration element */
 328
 329 /*CA_SPECIFIC MACROS*/
 330 /*CA_DEV_DS_FIX*/
 331 #define RGSCH_INVALID_CELL_IDX 255
 332 #define RGSCH_PCELL_INDEX 0
 333 #define RG_SCH_CELLINDEX(_cell) (U8)((_cell->cellId >= rgSchCb[_cell->instIdx].genCfg.startCellId) ?\
 334       (_cell->cellId - rgSchCb[_cell->instIdx].genCfg.startCellId)&(CM_LTE_MAX_CELLS-1): 0)
 335 #define RG_SCH_GET_SCELL_INDEX(_ueCb, _cell) _ueCb->cellIdToCellIdxMap[RG_SCH_CELLINDEX(_cell)]
 336 /* RACHO */
 337 #define RGSCH_MIN_MSG3_GRNT_SZ 7  /*!< Minimum msg3 grant size in bytes */
 338
 339 #define RGSCH_NUM_ITBS         27
 340 #define RGSCH_MAX_NUM_RB       110
 341 /* Max number of layers per CW */
 342 #define RGSCH_MAX_NUM_LYR_PERCW   2
 343
 344 /* New hash define for TA. Refer to 36.213, 4.2.3*/
 345 #define RGSCH_NO_TA_RQD  31
 346
 347 /* ccpu00133680: Expcted alloc per LC at the end of scheduling
 348  * 2 bytes for minimum RLC Header+ 1 byte for minimal MAC header
 349  * + 1 byte for minimal RLC SDU*/
 350 #define RGSCH_MIN_ALLOC_PER_LC 4
 351 #define RGSCH_MAX_REFRESH_GRPSZ   4 /*! Max number of UEs refreshed per subframe */
 352 #define RGSCH_MAX_REFRESH_OFFSET 16 /*! Max number of subframes used for UE refresh */
 353
 354 #define RGSCH_NUM_PDB_SEV_LEVELS 4 /*Number of Severity Levels the PDB can be classified as */
 355 #define RG_SCH_MAX_PDB_TIME      280 /*Maximum PDB time */
 356 #define RGSCH_LCG_ISCFGD(lcg) ((lcg)->lcgId != RGSCH_INVALID_LCG_ID)
 357 /* Corrected the check for dlCcchId */
 358 #define RGSCH_DLCCCH_ISCFGD(cell) ((cell)->dlCcchId != RGSCH_INVALID_LC_ID)
 359 #define RGSCH_ULCCCH_ISCFGD(cell) ((cell)->ulCcchId != RGSCH_INVALID_LC_ID)
 360
 361 #ifdef EMTC_ENABLE
 362 /* Note: In RGSCH_CALC_SF_DIFF, _time1 should be the latest */
 363 #define RGSCH_CALC_SF_DIFF_EMTC(_time1, _time2)\
 364    (_time1.hSfn*10240+_time1.sfn*10+_time1.subframe) < (_time2.hSfn*10240+_time2.sfn*10+_time2.subframe)?\
 365      ((_time1.hSfn+RGSCH_MAX_SFN)*10240+_time1.sfn*10+_time1.subframe) -\
 366        (_time2.hSfn*10240+_time2.sfn*10+_time2.subframe) : \
 367      (_time1.hSfn*10240+_time1.sfn*10+_time1.subframe) - (_time2.hSfn*10240+_time2.sfn*10+_time2.subframe)\
 368
 369 /*Addef for L2Meas*/
 370 /*LTE_L2_MEAS_PHASE2*/
 371 /*#define RGSCH_CALC_SFN_SF_DIFF(_time1,_sfnCycle, _time2)\
 372 (((_time1.sfn+RGSCH_MAX_SFN * _sfnCycle)*10) + _time1.subframe -\
 373 (_time2.sfn*10 + _time2.subframe))*/
 374
 375 #define RG_SCH_ADD_TO_CRNT_TIME_EMTC(crntTime, toFill, incr)          \
 376    if ((crntTime.slot + (incr)) >= RGSCH_NUM_SUB_FRAMES)   \
 377       toFill.sfn = (crntTime.sfn + \
 378             (crntTime.slot + (incr)) / RGSCH_NUM_SUB_FRAMES); \
 379    else                                                  \
 380       toFill.sfn = crntTime.sfn;                              \
 381    toFill.subframe = (crntTime.slot + (incr)) % RGSCH_NUM_SUB_FRAMES; \
 382    if (toFill.sfn >= RGSCH_MAX_SFN) \
 383    { \
 384       toFill.hSfn = (crntTime.hSfn + 1) % RGSCH_MAX_SFN; \
 385       toFill.sfn = toFill.sfn % RGSCH_MAX_SFN; \
 386    }  \
 387    else  \
 388    {  \
 389       toFill.hSfn = crntTime.hSfn; \
 390    }
 391
 392 #define RGSCHDECRFRMCRNTTIME_EMTC(_crntDl, _prevDl, decr)    \
 393 do \
 394 {                                                  \
 395    S32  _subframe;\
 396    _subframe = _crntDl.hSfn*10240 + _crntDl.sfn * RGSCH_NUM_SUB_FRAMES + _crntDl.subframe; \
 397    _subframe = _subframe - decr; \
 398    if(_subframe < 0) \
 399    { \
 400       _subframe = (RGSCH_MAX_SFN * RGSCH_MAX_SFN * RGSCH_NUM_SUB_FRAMES) + _subframe; \
 401    } \
 402    _prevDl.hSfn = _subframe / (10240); \
 403    _subframe = _subframe % 10240; \
 404    _prevDl.sfn = _subframe / RGSCH_NUM_SUB_FRAMES; \
 405    _prevDl.subframe = _subframe % RGSCH_NUM_SUB_FRAMES; \
 406 } while(0)
 407
 408 /* ccpu00133109: Removed RGSCHSUBFRMCRNTTIME as it is not giving proper output
 409  * if diff is more than 10. Instead using RGSCHDECRFRMCRNTTIME() as it is
 410  * serving the purpose */
 411
 412 #define RGSCHCPYTIMEINFO_EMTC(src, dst)  \
 413    dst.hSfn        = src.hSfn;     \
 414    dst.sfn        = src.sfn;     \
 415    dst.subframe   = src.subframe;
 416
 417 #define RGSCH_SUBFRAME_INDEX(x) ( ( ( ((x).hSfn * RGSCH_MAX_SFN )+ (x).sfn) * RGSCH_NUM_SUB_FRAMES ) + (x).subframe )
 418
 419 #define RGSCH_TIMEINFO_SAME_EMTC(x, y) (((x).sfn == (y).sfn) && ((x).subframe == (y).subframe))
 420
 421 /* Added support for SPS*/
 422 #ifdef LTEMAC_SPS
 423 /*Compares time difference and returns 0 if same, - 1 if x < y, 1 if x > y
 424   Special check for RGSCH_MAX_SFN is to take care of the wrap around case */
 425 #define RGSCH_TIMEINFO_CMP_EMTC(_x, _y, _ret)\
 426 {\
 427    if (RGSCH_TIMEINFO_SAME_EMTC(_x, _y))\
 428    {*_ret = 0;}\
 429    else if ((_x).hSfn > (_y).hSfn)\
 430    {if ((((_x).hSfn - (_y).hSfn)) == (RGSCH_MAX_SFN -1)) *_ret = -1; else *_ret = 1; }\
 431    else if ((_x).hSfn < (_y).hSfn)\
 432    {if ((((_y).hSfn - (_x).hSfn)) == (RGSCH_MAX_SFN -1)) *_ret = 1; else *_ret = -1; }\
 433    else if ((_x).sfn > (_y).sfn)\
 434    {*_ret = 1;}\
 435    else if ((_x).sfn < (_y).sfn)\
 436    {*_ret = -1; }\
 437    else if ((_x).sfn == (_y).sfn)\
 438    {\
 439       if ((_x).subframe > (_y).subframe)\
 440       { *_ret = 1; }\
 441       else\
 442       {*_ret = -1; }\
 443    }\
 444    else\
 445    { *_ret = -1; }\
 446 }
 447 #endif
 448
 449 #define RGSCH_INCR_SUB_FRAME_EMTC(x,y) do { \
 450    if ((x.subframe += y) > 9) {\
 451       x.sfn += (x.subframe/10); x.subframe = (x.subframe%10);\
 452       if (x.sfn  >= RGSCH_MAX_SFN) \
 453       { \
 454          x.hSfn=(x.hSfn + 1)%RGSCH_MAX_SFN; \
 455          x.sfn %= RGSCH_MAX_SFN; \
 456       } \
 457    }\
 458 }while(0)
 459
 460 #else
 461
 462 #define RGSCH_SUBFRAME_INDEX(x) ( ( ((x).sfn) * RGSCH_NUM_SUB_FRAMES_5G ) + (x).slot )
 463 #endif
 464 /* Note: In RGSCH_CALC_SF_DIFF, _time1 should be the latest */
 465 #define RGSCH_CALC_SF_DIFF(_time1, _time2)\
 466    (_time1.sfn*RGSCH_NUM_SUB_FRAMES_5G+_time1.slot) < (_time2.sfn*RGSCH_NUM_SUB_FRAMES_5G +_time2.slot)?\
 467      (_time1.sfn*RGSCH_NUM_SUB_FRAMES_5G+_time1.slot) -\
 468        (_time2.sfn*RGSCH_NUM_SUB_FRAMES_5G+_time2.slot) : \
 469      (_time1.sfn*RGSCH_NUM_SUB_FRAMES_5G+_time1.slot) - (_time2.sfn*RGSCH_NUM_SUB_FRAMES_5G +_time2.slot)\
 470
 471 /*Addef for L2Meas*/
 472 /*LTE_L2_MEAS_PHASE2*/
 473 #define RGSCH_CALC_SFN_SF_DIFF(_time1,_sfnCycle, _time2)\
 474 (((_time1.sfn+RGSCH_MAX_SFN * _sfnCycle)*RGSCH_NUM_SUB_FRAMES_5G) + _time1.slot -\
 475 (_time2.sfn*RGSCH_NUM_SUB_FRAMES_5G + _time2.slot))
 476
 477 #define RG_SCH_ADD_TO_CRNT_TIME(crntTime, toFill, incr)          \
 478    if ((crntTime.slot + (incr)) >= RGSCH_NUM_SUB_FRAMES_5G)   \
 479       toFill.sfn = (crntTime.sfn + \
 480             (crntTime.slot + (incr)) / RGSCH_NUM_SUB_FRAMES_5G); \
 481    else                                                  \
 482       toFill.sfn = crntTime.sfn;                              \
 483    toFill.slot = (crntTime.slot + (incr)) % RGSCH_NUM_SUB_FRAMES_5G; \
 484    if (toFill.sfn >= RGSCH_MAX_SFN) \
 485    { \
 486       toFill.sfn = toFill.sfn % RGSCH_MAX_SFN; \
 487    }
 488
 489 #define RGSCHDECRFRMCRNTTIME(_crntDl, _prevDl, decr)    \
 490 do \
 491 {                                                  \
 492    S32  _subframe;\
 493    _subframe = _crntDl.sfn * RGSCH_NUM_SUB_FRAMES_5G + _crntDl.slot; \
 494    _subframe = _subframe - decr; \
 495    if(_subframe < 0) \
 496    { \
 497       _subframe = (RGSCH_MAX_SFN * RGSCH_MAX_SFN * RGSCH_NUM_SUB_FRAMES_5G) + _subframe; \
 498    } \
 499    _subframe = _subframe % RGSCH_MAX_SUBFRM_5G; \
 500    _prevDl.sfn = _subframe / RGSCH_NUM_SUB_FRAMES_5G; \
 501    _prevDl.slot = _subframe % RGSCH_NUM_SUB_FRAMES_5G; \
 502 } while(0)
 503
 504 /* ccpu00133109: Removed RGSCHSUBFRMCRNTTIME as it is not giving proper output
 505  * if diff is more than 10. Instead using RGSCHDECRFRMCRNTTIME() as it is
 506  * serving the purpose */
 507
 508 #define RGSCHCPYTIMEINFO(src, dst)  \
 509    dst.sfn        = src.sfn;     \
 510    dst.slot       = src.slot; \
 511
 512
 513 #define RGSCH_TIMEINFO_SAME(x, y) (((x).sfn == (y).sfn) && ((x).slot == (y).slot))
 514
 515 /* Added support for SPS*/
 516 #ifdef LTEMAC_SPS
 517 /*Compares time difference and returns 0 if same, - 1 if x < y, 1 if x > y
 518   Special check for RGSCH_MAX_SFN is to take care of the wrap around case */
 519 #define RGSCH_TIMEINFO_CMP(_x, _y, _ret)\
 520 {\
 521    if (RGSCH_TIMEINFO_SAME(_x, _y))\
 522    {*_ret = 0;}\
 523    else if ((_x).sfn > (_y).sfn)\
 524    {*_ret = 1;}\
 525    else if ((_x).sfn < (_y).sfn)\
 526    {*_ret = -1; }\
 527    else if ((_x).sfn == (_y).sfn)\
 528    {\
 529       if ((_x).slot > (_y).slot)\
 530       { *_ret = 1; }\
 531       else\
 532       {*_ret = -1; }\
 533    }\
 534    else\
 535    { *_ret = -1; }\
 536 }
 537
 538 #define RGSCH_INCR_SUB_FRAME(x,y) do { \
 539    if ((x.slot += y) > (RGSCH_NUM_SUB_FRAMES_5G - 1)) {\
 540       x.sfn += (x.slot/RGSCH_NUM_SUB_FRAMES_5G); x.slot = (x.slot%RGSCH_NUM_SUB_FRAMES_5G);\
 541       if (x.sfn  >= RGSCH_MAX_SFN) \
 542       { \
 543          x.sfn %= RGSCH_MAX_SFN; \
 544       } \
 545    }\
 546 }while(0)
 547
 548
 549
 550 #endif /* EMTC_ENABLE */
 551
 552 /* RACHO : TRUE if rapId is a ded preamble */
 553 #define RGSCH_IS_DEDPRM(cell, rapId) ((rapId) >= (cell->rachCfg.numRaPreamble))
 554
 555 #define rgSchPBuf(inst)  rgSchCb[inst].rgSchInit.prntBuf
 556
 557 /* Debug Prints for MAC */
 558 #ifdef DEBUGP
 559 #define RGSCHDBGERRNEW(inst, _args)          \
 560                   DBGP(&rgSchCb[inst].rgSchInit, RGSCHLAYERNAME, DBGMASK_ERR, _args)
 561 #define RGSCHDBGINFONEW(inst, _args)         \
 562                   DBGP(&rgSchCb[inst].rgSchInit, RGSCHLAYERNAME, DBGMASK_INFO, _args)
 563 #define RGSCHDBGPRM(inst, _args)   UNUSED(inst);
 564 #define RGSCHDBGERR(inst, _args)  \
 565                   DBGP(&rgSchCb[inst].rgSchInit, RGSCHLAYERNAME, DBGMASK_ERR, _args)
 566 #define RGSCHDBGINFO(inst, _args)  UNUSED(inst);
 567 #else
 568 #define RGSCHDBGERRNEW(inst, _args)
 569 #define RGSCHDBGINFONEW(inst, _args)
 570 #define RGSCHDBGPRM(inst, _args)
 571 #define RGSCHDBGERR(inst, _args)
 572 #define RGSCHDBGINFO(inst, _args)
 573 #endif  /* #ifdef DEBUGP */
 574
 575 #define RGSCH_IS_GBR_BEARER(cfgdGbr) ((cfgdGbr) != 0)
 576
 577 #ifdef ERRCLS_KW
 578 #define RGSCH_ARRAY_BOUND_CHECK(_inst, _array, _idxVal)     \
 579    if((_idxVal) >= (sizeof(_array)/sizeof(_array[0]))) \
 580    {                                               \
 581       RGSCHDBGERRNEW((_inst), (rgSchPBuf(_inst), "Array Bound Check Failed"));\
 582       SExit();\
 583    }\
 584
 585 #define RGSCH_NULL_CHECK(_inst, _ptr )     \
 586    if((_ptr) == NULLP)  \
 587    {                                               \
 588       RGSCHDBGERRNEW((_inst), (rgSchPBuf(_inst), "Null Pointer detected"));\
 589       SExit();\
 590    }
 591 #define RGSCH_ARRAY_BOUND_CHECK_WITH_POS_IDX(_inst, _array, _idxVal)     \
 592    if(((_idxVal) >= (sizeof(_array)/sizeof(_array[0])))|| (_idxVal < 0)) \
 593    {                                               \
 594       RGSCHDBGERRNEW((_inst), (rgSchPBuf(_inst), "Array Bound Check Failed"));\
 595       SExit();\
 596    }
 597
 598 #define RGSCH_PFS_AMBR_ARRAY_BOUND_CHECK(_inst, _pfsCell, _qId, _ue ) \
 599 {\
 600    if (_ue->csgMmbrSta == TRUE)\
 601    {\
 602       RGSCH_ARRAY_BOUND_CHECK(_inst, _pfsCell->txQueues.prioAmbrLst, _qId);\
 603    }\
 604    else\
 605    {\
 606       RGSCH_ARRAY_BOUND_CHECK(_inst, _pfsCell->txQueues.normAmbrLst, _qId);\
 607    }\
 608 }
 609 #else
 610 #define RGSCH_ARRAY_BOUND_CHECK(_inst, _array, _idxVal)
 611 #define RGSCH_NULL_CHECK( _inst, _ptr )
 612 #define RGSCH_ARRAY_BOUND_CHECK_WITH_POS_IDX(_inst, _array, _idxVal)
 613 #define RGSCH_PFS_AMBR_ARRAY_BOUND_CHECK(_inst, _pfsCell, _qId, _ue )
 614 #endif
 615
 616 /* Macro to free the message buffer and initialize it to zero */
 617 /***********************************************************
 618  *
 619  *     Name : RGSCH_FREE_MSG
 620  *
 621  *     Desc : Macro to free the message buffer and initialize it to zero
 622  *
 623  *     Input  : mBuf - message buffer pointer to be retunrned
 624  *
 625  *     Output : None.
 626  *
 627  *     Notes: None
 628  *
 629  **********************************************************/
 630 #define RGSCH_FREE_MSG(_buf)\
 631 {\
 632    if (NULLP != (_buf)) \
 633    { \
 634       SPutMsg((_buf)); \
 635       _buf = NULLP; \
 636    } \
 637 }
 638
 639 #define RGSCH_FREE_MEM(_mem)\
 640 {\
 641    if (NULLP != (_mem)) \
 642    { \
 643       cmFreeMem((Ptr)(_mem)); \
 644       _mem = NULLP; \
 645    } \
 646 }
 647 /***********************************************************
 648  *
 649  *     Name : RGSCH_DROP_RGUDDATREQ_MBUF
 650  *
 651  *     Desc : Macro to free the message buffers and initialize them to zero
 652  *
 653  *     Input  : _datreq - Dedicated Data Request pointer which has mBufs
 654  *              to be freed
 655  *
 656  *     Output : None.
 657  *
 658  *     Notes: None
 659  *
 660  **********************************************************/
 661
 662 #define RGSCH_DROP_RGUDDATREQ_MBUF(_datReq)\
 663 {\
 664    U32 idx1,idx2,idx;\
 665    if (_datReq != NULLP)\
 666    {\
 667       for (idx=0; idx < _datReq->numLch; idx++)\
 668       {\
 669          for (idx1=0; idx1 < RGU_MAX_PDUSET; idx1++)\
 670          {\
 671             for (idx2=0; idx2 < _datReq->lchData[idx].pdu[idx1].numPdu; idx2++)\
 672             {\
 673                RGSCH_FREE_MSG(_datReq->lchData[idx].pdu[idx1].mBuf[idx2]);\
 674             }\
 675          }\
 676       }\
 677    }\
 678 }
 679 /***********************************************************
 680  *
 681  *     Name : RGSCH_DROP_RGUCDATREQ_MBUF
 682  *
 683  *     Desc : Macro to free the message buffers and initialize them to zero
 684  *
 685  *     Input  : _datreq - Common Data Request pointer which has mBufs
 686  *              to be freed
 687  *
 688  *     Output : None.
 689  *
 690  *     Notes: None
 691  *
 692  **********************************************************/
 693 #define RGSCH_DROP_RGUCDATREQ_MBUF(_datReq)\
 694 {\
 695    U32 idx1;\
 696    if (_datReq != NULLP)\
 697    {\
 698       for (idx1 = 0; idx1 < RGU_MAX_PDUSET; idx1++)\
 699       {\
 700          if (_datReq->pdu != NULLP)\
 701          {\
 702             RGSCH_FREE_MSG(_datReq->pdu[idx1]);\
 703          }\
 704       }\
 705    }\
 706 }
 707
 708
 709 /* Macros for memory region and pool determination */
 710 #define RGSCH_GET_MEM_REGION(rgCb)  (rgCb.rgInit.region)
 711 #define RGSCH_GET_MEM_POOL(rgCb)    (rgCb.rgInit.pool)
 712
 713 #ifdef LTE_TDD
 714 #define RGSCH_UPD_HQAN_FDBKTIME(_tbInfo, _dlSf, _timingInfo) \
 715 do \
 716 {  \
 717    (_tbInfo)->m = 0;   \
 718    (_tbInfo)->fdbkTime.sfn = (_timingInfo.sfn + \
 719          _dlSf->dlFdbkInfo.sfnOffset) % RGSCH_MAX_SFN; \
 720    (_tbInfo)->fdbkTime.slot = _dlSf->dlFdbkInfo.slot; \
 721    (_tbInfo)->timingInfo = _timingInfo; \
 722 } while(0)
 723
 724 #define RGSCH_UPD_ANINFO_WITH_HQ(_anInfo, _tbInfo) \
 725 do \
 726 {  \
 727    _anInfo->sfn = (_tbInfo)->fdbkTime.sfn; \
 728    _anInfo->slot = (_tbInfo)->fdbkTime.slot; \
 729    _anInfo->latestMIdx = (_tbInfo)->m; \
 730 } while(0)
 731 /* Support for iPhich=1 for TDD*/
 732
 733 #define RGSCH_UPD_PHICH(_ulDlCfgIdx, _subframe, _hqProc) \
 734    if(_ulDlCfgIdx == 0 && ((_subframe == 4) ||( _subframe == 9)))\
 735    {\
 736       _hqProc->iPhich = 1;\
 737    }\
 738    else\
 739    {\
 740       _hqProc->iPhich = 0;\
 741    }
 742 #endif
 743
 744
 745 /* MUX related macros */
 746 #define RGSCH_HDR_TYPE_CRES                1
 747 #define RGSCH_HDR_TYPE_TA                  2
 748
 749 #define RGSCH_SDU_SHDR_LEN 1
 750 #define RGSCH_CE_SHDR_LEN 1
 751 #define RGSCH_CRES_LEN    6
 752 #define RGSCH_TA_LEN      1
 753 #define RGSCH_CRES_ELM_LEN RGSCH_CE_SHDR_LEN+RGSCH_CRES_LEN
 754 #define RGSCH_TA_ELM_LEN RGSCH_CE_SHDR_LEN+RGSCH_TA_LEN
 755
 756 #define RGSCH_CRES_LCID_IDX               0x1C
 757 #define RGSCH_TA_LCID_IDX                 0x1D
 758
 759 #define RGSCH_MAX_SUBFRAMES_IN_SFN        9
 760 #define RGSCH_MAX_SFN                     1024
 761 #define RGSCH_NUM_SUB_FRAMES              10
 762
 763 #define RGSCH_NUM_SUB_FRAMES_5G           50
 764
 765 #ifdef LTE_TDD
 766 #define RGSCH_ULCTRL_RECP_DIST            7
 767 #else
 768 #define RGSCH_ULCTRL_RECP_DIST            4
 769 #endif
 770 /* Definig the Macro for the Size SF alloc Info Structure
 771  * The Value is defines the number of subframes the Alloc Info is maintained
 772  * The SF alloc Info is used to send the scheduled Allocation Info
 773  * to MAC from Scheduler
 774  */
 775 #define RGSCH_SF_ALLOC_SIZE                4
 776
 777 /* Defining new MACRO for DL subframes */
 778 #define RGSCH_NUM_DL_slotS 20
 779 /* Define for the block size for memory allocation */
 780 #define RGSCH_BLKSZ                       2048
 781
 782 /* Defines for RGU Statistics types */
 783 #define RGSCH_RGU_SDU_DROP 1
 784 #define RGSCH_RGU_SDU_RCVD 2
 785
 786 /* MACROS for General Statistics */
 787 #define RGSCH_CFG_ADD      1
 788 #define RGSCH_CFG_DEL      2
 789
 790 #define RGSCH_HQ_FDB_IND_CB_TYPE_HQ_ENT      1
 791 #define RGSCH_HQ_FDB_IND_CB_TYPE_RA_CB       2
 792
 793 /* The value of RGSCH_TDD_MAX_P_VAL is 4, since we need the table for
 794  * P+1 value the below Macro is defined and used
 795  */
 796 #define RGSCH_TDD_MAX_P_PLUS_ONE_VAL      5
 797 #define RGSCH_TDD_MAX_FREQ_RSRC  6
 798
 799 /*
 800  * RG_TFU_HQ_IND_DELTA is replaced with
 801  * TFU_HQFBKIND_ULDELTA and moved into envopt.h.
 802  */
 803
 804 /* Macro for selecting the subframe index to be deleted */
 805
 806 #define RGSCH_RLS_SF_IDX   (RG_SCH_CMN_HARQ_INTERVAL + TFU_HQFBKIND_ULDELTA)
 807
 808 /* Macro for max random access responses */
 809 #define RGSCH_MAX_RA_RSP_ALLOC   4
 810
 811 /* Value used to set nDmrs in uplink grant if nDmrs is not applicable */
 812 #define RGSCH_INVALID_NDMRS  10
 813
 814 /* comcodsepa : start */
 815 #define RGSCH_MIN(x, y) ((x) <= (y) ? (x) : (y))
 816 #define RGSCH_MAX(x, y) ((x) >= (y) ? (x) : (y))
 817 #define RGSCH_CEIL(x, y) (((x) + (y)-1) / (y))
 818 #define RGSCH_FLOOR(x, y) ((x) / (y))
 819 #define RGSCH_CEILING(x) (((x) - (U8)(x)) ? (U8)(x+1) : (U8)x)
 820 #define RGSCH_DIV_ROUND(x, y) (((x) + (y)/2) / (y))
 821
 822 #define RGSCH_RARSP_WAIT_PERIOD 3
 823 #define RGSCH_INCR_FRAME(x) x = ((x) + 1) & 0x03ff
 824
 825 #define RG_SCH_TDD_DL_SUBFRAME     1
 826 #define RG_SCH_TDD_UL_SUBFRAME     2
 827 #define RG_SCH_TDD_SPL_SUBFRAME    3
 828
 829 #define RG_SCH_MAX_DAI_IDX         4
 830 #define RG_SCH_DAI_MAX_BIT_VAL     3
 831 /* Since DAI bit value is stored and its range is 0-3 in SCH,
 832  * So Invalid is Set to 0xFF */
 833 /* ccpu00139414 */
 834 #define RG_SCH_INVALID_DAI_VAL     0x00
 835 /* Valid Range is 0-8, So Invalid is Set to 99 */
 836 #define RG_SCH_INVALID_M_VAL       0xFF
 837
 838 /* Below macro used to get the DAI value (1 -4) for the total DL transmission
 839  * made
 840  */
 841 #define RG_SCH_GET_DAI_VALUE(dai) ((((dai) - 1) & RG_SCH_DAI_MAX_BIT_VAL) + 1)
 842 /* below Macro indicates the max number of DL transmissions that can be made in
 843  * a single FeedBak period
 844  */
 845 #define RG_SCH_MAX_NUM_EXPECTED_ACKS      9
 846 /* The below macro indicates the max number of feedback report
 847  */
 848 #define RG_SCH_NUM_FDBK_VALUE             3
 849
 850 #define RG_SCH_ULIDX_LSB           1
 851 #define RG_SCH_ULIDX_MSB           2
 852 #define RG_SCH_ULIDX_BOTH          3
 853
 854 #ifdef MAC_5GTF_UPDATE
 855 #define RGSCH_ONE_RAR_SIZE          8
 856 #else
 857 #define RGSCH_ONE_RAR_SIZE          7
 858 #endif
 859
 860 #define RGSCH_MSG4_HDRSIZE          1
 861 #define RGSCH_CONT_RESID_SIZE       7
 862 /* CR timer change*/
 863 #ifdef RGR_V1
 864 #define RGSCH_CCCH_SDU_HDRSIZE      1
 865 #define RGSCH_CONTRES_EXP      0xffff
 866 #endif
 867 /* Corrected allocation for common channels */
 868 #define RGSCH_ONE_BIHDR_SIZE        1
 869
 870 #define RGSCH_TA_SIZE               2
 871 #ifdef LTE_ADV
 872 #define RGSCH_SCELL_ACT_CE_SIZE     2
 873 #define RGSCH_INVALID_PUCCH3_RES    550
 874 #endif
 875
 876 #define RGSCH_GET_RAR_BYTES(x)   ((x) * RGSCH_ONE_RAR_SIZE)
 877
 878 #define RG_SCH_CMN_MEAS_GAPPRD40 40
 879 #define RG_SCH_CMN_MEAS_GAPPRD80 80
 880 #define RG_MEAS_GAPPRD_40           40
 881 #define RG_MEAS_GAPPRD_80           80
 882 #define RG_MAX_NUM_DLSF             10 /* Maximum number of Subframes */
 883 #define RG_MEASGAP_INACTIVE         0x01
 884 #define RG_ACKNAKREP_INACTIVE       0x02
 885 #define RG_PDCCHODR_INACTIVE        0x04
 886 #define RG_DRX_INACTIVE             0x08    /*UE is DRX inactive */
 887
 888 #define RG_SCH_DRX_UL               0      /*UE is DRX active in uplink*/
 889 #define RG_SCH_DRX_DL               1     /*UE is DRX active in downlink*/
 890 /*Fix:Inform UE delete to scheduler*/
 891 #define RG_MACUEDEL_INACTIVE        0x10
 892 /* Fix : syed set UE inactive for scheduling if it is not completely
 893  * initialized */
 894 #define RG_HQENT_INACTIVE           0x20
 895 /* Timer events */
 896 #define RG_SCH_TMR_ACKNACK_REP      1  /* Timer event for ACK NACK Rep */
 897 #define RG_SCH_TMR_MEASGAP          2  /* Timer event for Measurement gap */
 898 #define RG_SCH_TMR_UL_ACKNACK       3  /* Timer event for Ul Inactivity due to ack-nack */
 899 #define RG_SCH_TMR_DL_ACKNACK       4  /* Timer event for Dl Inactivity due to ack-nack */
 900 #define RG_SCH_TMR_UL_MEASGAP       5  /* Timer event for Ul Inactivity due to Measurement gap */
 901 #define RG_SCH_TMR_DL_MEASGAP       6  /* Timer event for Dl Inactivity due to Measurement gap */
 902 #define RG_SCH_TMR_TA               7  /* Timer event for Timing Alignment */
 903 /* Added periodic BSR timer */
 904 #ifndef RGR_V1
 905 #define RG_SCH_TMR_BSR              8  /* Timer event for Periodic BSR */
 906 #else
 907 #define RG_SCH_TMR_BSR              8  /* Timer event for Periodic BSR */
 908 #endif
 909
 910 #define RG_SCH_TMR_TXMODE_TRNSTN    9  /* Timer event for TX Mode Transition */
 911 #ifdef LTE_ADV
 912 #define RG_SCH_TMR_SCELL_DEACT      10  /* Timer event for Secondary Cell Deactivation */
 913 #define RG_SCH_TMR_SCELL_ACT_DELAY  11  /* Timer event for Secondary Cell Activation Delay */
 914 #endif
 915
 916 #define RG_SCH_TXMODE_TRANS_TIMER   1000  /* Timer length for Tx Mode Transition
 917                                              Completion */
 918
 919 #define RG_SCH_TMR_DLINACTV         2  /* Timer event for DL Inactivity */
 920 #define RG_SCH_MEAS_GAP_LEN         6  /* Timer event for measurement GAP */
 921
 922 #define RGSCH_SCELL_DEACT_TMR_INFINITY_VAL 3840 /* In millisecond, thrice the maximum
 923                                                    value of deactivation timer */
 924
 925 #define RG_SCH_DRX_DL_DELTA     (RG_DL_DELTA) /*!< look at timer queue
 926                                                            for DL
 927                                                            RG_SCH_DRX_DL_DELTA
 928                                                            in advance */
 929
 930 /* Introduced UL control timing delta in FDD */
 931 #define RG_SCH_DRX_UL_DELTA     (TFU_ULCNTRL_DLDELTA)
 932 /*Assigning RG_SCH_DRX_MAX_DELTA to the higher delta of uplink delta and
 933  * downlink delta.*/
 934 #define RG_SCH_DRX_MAX_DELTA ((RG_SCH_DRX_DL_DELTA < RG_SCH_DRX_UL_DELTA)?\
 935 RG_SCH_DRX_UL_DELTA:RG_SCH_DRX_DL_DELTA)
 936
 937 #define RG_SCH_NO_DELTA 0  /*Consider no delta */
 938 /** @brief The lenght of array we maintain to track DRX Cycles.
 939  * @details
 940  * The periodicity of LONG DRX Cycle has a maximum value of 2560. The ideal and
 941  * the fastest way would be to have an array of this size. However having an
 942  * Array this large would make the cellCb a huge structure and may have
 943  * performance implications as well.
 944  * Hence the defined size and lower values are a multiple of the larger sizes.
 945  * A distance based approach is used to get to the correct value.
 946  * @sa RgSchDRXCellCb.
 947  * For decreased processing hit this value maybe increased to
 948  * [320, 640, 1024, 2560]
 949  */
 950 #define RG_SCH_MAX_DRXQ_SIZE 256        /*!< Length of the DRQ queue maintained
 951                                        at the cell level. */
 952 #define RG_SCH_MIN_HARQ_RTT       8      /*!< Minimum round trip time for Harq
 953                                               feedback*/
 954 #ifdef EMTC_ENABLE
 955 #define RG_SCH_MIN_UL_HARQ_RTT       4      /*!< Minimum round trip time for UlHarq feedback */
 956 #endif
 957
 958 /* MASKs for tracking DRX activity */
 959
 960 #define DRX_UE_INACTIVE          0xFFFFFFFF
 961 #define DRX_INVALID              0xFFFF
 962 #define DRX_TMR_EXPRD            -1
 963
 964 #define RG_SCH_DRX_SR_BITMASK        0x00000001  /*DRX SR Bitmask*/
 965 #define RG_SCH_DRX_RA_BITMASK        0x00000002  /*DRX RA Bitmask*/
 966 #define RG_SCH_DRX_ONDUR_BITMASK     0x00000004  /*DRX on-duration bitmask */
 967 #define RG_SCH_DRX_INACTVTMR_BITMASK 0x00000008  /*DRX inactive timer bitmask */
 968 /* DLHQ Bitmask should always be the last */
 969 #define RG_SCH_DRX_DLHQ_BITMASK      0x00000010  /*DRX DL harq bitmask*/
 970
 971 #ifdef EMTC_ENABLE
 972 #define RG_SCH_DRX_ULHQ_BITMASK    (RG_SCH_DRX_DLHQ_BITMASK  << 8)
 973 #endif
 974
 975 #ifdef LTE_ADV
 976 #define RG_SCH_MAX_SCELL             (CM_LTE_MAX_CELLS - 1) /*!< Max number of sec cells per ue.
 977                                                               -1 done for Primary cell */
 978 #define RG_SCH_ACTIVATION_COUNT      10 /*!< Maximum count for SCELL Activation */
 979 #endif
 980
 981
 982 /*if any bit in the mask is 0, ue is active */
 983 #define RG_SCH_DRX_DL_IS_UE_ACTIVE(drxCb)\
 984    (drxCb->drxDlInactvMask ^ DRX_UE_INACTIVE)
 985
 986 /*if any bit in the mask is 0, ue is active */
 987 #define RG_SCH_DRX_UL_IS_UE_ACTIVE(drxCb)\
 988    (drxCb->drxUlInactvMask ^ DRX_UE_INACTIVE)
 989 /*if UE is in DL DRX on-duration */
 990 #define RG_SCH_DRX_DL_IS_UE_ONDUR_INACTIVE(drxCb) \
 991    (drxCb->drxDlInactvMask & RG_SCH_DRX_ONDUR_BITMASK)
 992 /*if UE is in UL DRX onduration */
 993 #define RG_SCH_DRX_UL_IS_UE_ONDUR_INACTIVE(drxCb) \
 994    (drxCb->drxUlInactvMask & RG_SCH_DRX_ONDUR_BITMASK)
 995 /*if ue is in DL DRX Inactive timer period */
 996 #define RG_SCH_DRX_DL_IS_UE_INACTVTMR_INACTIVE(drxCb) \
 997    (drxCb->drxDlInactvMask & RG_SCH_DRX_INACTVTMR_BITMASK)
 998
 999 /*if ue is in UL DRX Inactive timer period */
1000 #define RG_SCH_DRX_UL_IS_UE_INACTVTMR_INACTIVE(drxCb) \
1001    (drxCb->drxUlInactvMask & RG_SCH_DRX_INACTVTMR_BITMASK)
1002 /*get DRX cell */
1003 #define RG_SCH_DRX_GET_CELL(_cell) ((_cell)->drxCb)
1004 /*get DRX UE */
1005 #define RG_SCH_DRX_GET_UE(_ue) ((_ue)->drxCb)
1006 /*get DRX DL HARQ */
1007 #define RG_SCH_DRX_GET_DL_HQ(_hqProc) &((_hqProc)->drxCb)
1008
1009
1010
1011 #ifdef LTE_TDD
1012
1013 #define RGSCH_MAX_SFCFG    2   /* refer to rgSchDrxDlSfTddcfg in rg_sch.h to
1014                                   understand why this is 2 */
1015 #define RGSCH_MAX_TDD_CFG  7
1016
1017 #define RGSCH_NUM_SFRAMES 10   /* number of subframes in a RF */
1018
1019 #endif /* LTE_TDD */
1020
1021 #ifndef LTE_TDD
1022 /* Introduced UL control timing delta in FDD */
1023 /* Number of subframes in advance UL control (DCI/PHICH) should be sent from SCH */
1024 #define TFU_ULCNTRL_DLDELTA  (RG_SCH_CMN_HARQ_INTERVAL - TFU_CRCIND_ULDELTA)
1025 #endif/*ndef LTE_TDD*/
1026
1027 /* Added for SI Enhancement*/
1028 #ifdef RGR_SI_SCH
1029 /* SI Re-configuration related bit masks */
1030 #define RGSCH_SI_DFLT            0     /* Default */
1031 #define RGSCH_SI_SICFG_UPD   (1<<0) /* SI CFG Updated */
1032 #define RGSCH_SI_MIB_UPD   (1<<1) /* MIB CFG Updated */
1033 #define RGSCH_SI_SIB1_UPD   (1<<2) /* SIB1 CFG Updated */
1034 #define RGSCH_SI_SI_UPD           (1<<3) /* SI PDU CFG Updated */
1035 #define RGSCH_SI_SIB1_PWS_UPD   (1<<4) /* SIB1 PWS CFG Updated */
1036 #ifdef EMTC_ENABLE
1037 #define RGSCH_SI_EMTC_TYPE_SIB1_BR_UPD   (1<<5) /* EMTC SIB1 BR CFG Updated */
1038 #define RGSCH_SI_EMTC_TYPE_SI_UPD   (1<<6) /* EMTC SI PDU CFG Updated */
1039 #endif
1040 /*SI Scheduling Specific */
1041 #define RGSCH_MIB_PERIODICITY        4 /*!< MIB Periodicity */
1042 #define RGSCH_SIB1_PERIODICITY       8 /*!< SIB1 Periodicity */
1043 #define RGSCH_SIB1_RPT_PERIODICITY   2 /*!< SIB1 Repeat Periodicity */
1044 #define RGSCH_MIB_TX_SF_NUM          0 /*!< MIB TX SF Number */
1045 #define RGSCH_SIB1_TX_SF_NUM         5 /*!< SIB1 TX SF Number */
1046 /*rg009.lpr-ccpu00116647 -  Added siId validation for lower limit */
1047 #define RGSCH_SI_SIID_LOWER_LMT      1 /*!< Least usabel siId number */
1048 #define RGR_MAX_NUM_WARNING_SI       3 /*!< Max no. of Warning SI*/
1049 #define RGSCHCHKNUPDSIPDU(_CRNTINFO,_NEWINFO,_NEWPDU,_BITMSK, _BITFLG) \
1050 do\
1051 {\
1052       if(NULLP == _CRNTINFO)\
1053       {\
1054          _CRNTINFO = _NEWPDU; \
1055       }\
1056       else\
1057       {\
1058          if(NULLP != _NEWINFO)\
1059          {\
1060             RGSCH_FREE_MSG(_NEWINFO);\
1061             _NEWINFO = NULLP;\
1062          }\
1063          _NEWINFO = _NEWPDU;\
1064          _BITMSK |= _BITFLG;\
1065       }\
1066 }while(0)
1067
1068 #define RGSCH_SET_SI_INFO(_CRNTPTR,_NEWPTR)\
1069 do\
1070 {\
1071      if(NULLP != _CRNTPTR)\
1072         RGSCH_FREE_MSG(_CRNTPTR);\
1073      _CRNTPTR = _NEWPTR;\
1074      _NEWPTR = NULLP;\
1075 }while(0)
1076 #endif /*RGR_SI_SCH */
1077 /* Added changes of TFU_UPGRADE */
1078 #ifdef TFU_UPGRADE
1079 /***********************************************************************
1080                          Macro Definitions
1081  ***********************************************************************/
1082  /* Array Based List size to store next active Periodic CQI, SRS and SR
1083     tranmission instances at cell Cb  */
1084
1085  /* Periodic CQI  max periodicity =   160 Ref: 36.213 (Table 7.2.2-1A For FDD
1086                                         and 1C for TDD) */
1087  /* SRS      max periodicity =   320 Ref: 36.213 (Table 8.2-1) */
1088  /* SR       max periodicity =   80  Ref: 36.213 (Table 10.1-5 ) */
1089  /* Modifying Queue Size from 320 to 321. 320 is a possible periodicity for RI
1090   * and SRS. If it is 320, then while moving to next occassion it is being added
1091   * same queue. If more than one node is available in the queue then same UE's
1092   * node is adding to the same queue and processed in same TTI. This is happening
1093   * in infinite loop. Hence modifying it to 321, which is not a possible periodicity.
1094   */
1095 /* Changing this back to 320 as it was causing
1096  * problem in TDD attach and stability
1097  */
1098 #define  RG_SCH_PCQI_SRS_SR_TRINS_SIZE 320
1099
1100
1101 #ifdef LTE_TDD
1102
1103 /* Ref 36.213 Table 8.2-2:  */
1104 #define  RG_SCH_ISRS_MAX_SUPP       644
1105 /* Note: <= 10 ms periodicity is not supported */
1106 #define  RG_SCH_ISRS_MIN_SUPP        10
1107
1108 /* Ref 36.213 Table 7.2.2-1C */
1109
1110 #define RG_SCH_ICQI_MAX_SUPP     315
1111 #define RG_SCH_ICQI_MIN_SUPP    0
1112
1113 #else
1114 /* Ref 36.213 Table 8.2-1:  */
1115 #define  RG_SCH_ISRS_MAX_SUPP       636
1116 /* Note: <= 10 ms periodicity is not supported */
1117 #define  RG_SCH_ISRS_MIN_SUPP        0
1118
1119
1120 #define RG_SCH_ICQI_MAX_SUPP    541
1121 #define RG_SCH_ICQI_MIN_SUPP    0
1122
1123 #define RG_SCH_ICQI_RESV_FDD  317
1124
1125 #endif
1126
1127 /*Refer Table 7.2.1-5: for max BW configuration M=6*/
1128 #define RG_SCH_MAX_NUM_UE_SEL_SUBBANDS 6
1129
1130 /*Refer Table 7.2.1-5: for max BW configuration k =4, ceil(110/4) = 28*/
1131 #define RG_SCH_MAX_TOT_NUM_SUBBANDS 28
1132
1133 /* 36.213 Table 7.2.2-1B:  */
1134 #define RG_SCH_IRI_MAX_SUPP   965
1135 #define RG_SCH_IRI_MIN_SUPP   0
1136
1137 /*K value in CQI table min and max values*/
1138 #define RG_SCH_CQI_K_MAX    4
1139 #define RG_SCH_CQI_K_MIN    1
1140
1141 #define RG_SCH_PUCCH_RES_MAX_SUPP  1185 /* TODO: Need to check value */
1142
1143 #define RG_SCH_IRI_MAX_SUPP   965
1144
1145
1146 #define RG_SCH_ISR_MAX_SUPP 154
1147 #define RG_SCH_ISR_MIN_SUPP 0
1148
1149 #define RG_SCH_SRS_FREQDOM_POS_MIN    0
1150 #define RG_SCH_SRS_FREQDOM_POS_MAX    23
1151
1152 #define RG_SCH_SRS_TXCOMB_MIN    0
1153 #define RG_SCH_SRS_TXCOMB_MAX    1
1154
1155 #define RG_SCH_SR_RES_IDX    2047   /* TODO: Need to check */
1156 /*Reference: 36.213 Table:7.2.2-1A */
1157 #define RG_SCH_CQIPMI_CFGIDX_MAX_FDD  10
1158
1159 /* Reference: 36.213 Table:7.2.2-1C */
1160 #define RG_SCH_CQIPMI_CFGIDX_MAX_TDD  7
1161
1162
1163 /* Note: RI table is same for FDD and TDD */
1164 /*Reference: 36.213 Table:7.2.2-1B */
1165 #define RG_SCH_RI_CFGIDX_MAX  6
1166
1167
1168 /*Reference: 36.213 Table:7.2.2-2 */
1169 #define RG_SCH_BW_SUBSZ_BWPARTS_MAX   5
1170
1171 /* Reference : 36.213 Table 8.2-1 */
1172 #define RG_SCH_SRS_ISRS_INDX_MAX_FDD  8
1173
1174 /* Reference : 36.213 Table 8.2-2 */
1175 #define RG_SCH_SRS_ISRS_INDX_MAX_TDD  7
1176
1177 /* Reference : 36.213 Table 10.1-5 */
1178 /* Note: SR is same table for TDD and FDD */
1179 #define RG_SCH_ISR_INDX_MAX  5
1180
1181
1182 /* This use used to mark as invalid index value */
1183 #define RG_SCH_INVALID_IDX 0xffff
1184
1185 /*ccpu00116923 - ADD - SRS present support*/
1186 #define RGSCH_CELLSP_SRS_SF_CONFIGS 16
1187
1188 /*Used for Periodic CQI. */
1189 #define RG_SCH_GET_CQI_J_VAL(_dlBw, _j) \
1190 {\
1191  if(_dlBw >= 64)\
1192    {\
1193    _j = 4;\
1194    }\
1195  else if(_dlBw >= 27)\
1196    {\
1197    _j = 3;\
1198    }\
1199  else if(_dlBw >= 11 )\
1200    {\
1201    _j = 2;\
1202    }\
1203  else\
1204    {\
1205    _j = 1;\
1206    }\
1207 }
1208
1209 #define RG_SCH_GET_CQI_K_VAL(_dlBw,  _k) \
1210 {\
1211  if(_dlBw >= 64)\
1212    {\
1213    _k = 8;\
1214    }\
1215  else if(_dlBw >= 27)\
1216    {\
1217    _k = 6;\
1218    }\
1219  else if(_dlBw >= 11 )\
1220    {\
1221    _k = 4;\
1222    }\
1223  else\
1224    {\
1225    _k = 4;\
1226    }\
1227 }
1228
1229
1230 #define RG_SCH_GET_SBCQI_M_K_VAL(_dlBw, _m, _k) \
1231 {\
1232  if(_dlBw >= 64)\
1233    {\
1234    _m = 6;\
1235    _k = 4;\
1236    }\
1237  else if(_dlBw >= 27)\
1238    {\
1239    _m = 5;\
1240    _k = 3;\
1241    }\
1242  else if(_dlBw >= 11 )\
1243    {\
1244    _m = 3;\
1245    _k = 2;\
1246    }\
1247  else\
1248    {\
1249    _m= 1;\
1250    _k = 2;\
1251    }\
1252 }
1253
1254
1255 /* To Get the Idx to pCqiSrsSrLst in RgSchCellCb*/
1256 #define RG_SCH_GET_IDX_PCQISRSSR(_time, _indexId)\
1257 {\
1258    (_indexId) = (_time.sfn)* RGSCH_NUM_SUB_FRAMES_5G + (_time.slot); \
1259    (_indexId) = (_indexId)%RG_SCH_PCQI_SRS_SR_TRINS_SIZE;\
1260 }
1261
1262 #define RG_SCH_GET_UE_CELL_CQI_CB(_ueCb, _cell)  &((_ueCb)->cellInfo\
1263       [_ueCb->cellIdToCellIdxMap[RG_SCH_CELLINDEX(_cell)]]->cqiCb)
1264
1265 /* To Get UE Next Active Periodic RI Idx to the table pCqiSrsSrLst */
1266 /* Caller should check the periodic RI is RG_SCH_INVALID_IDX or not */
1267 #define RG_SCH_GET_IDX_RI(_ueCb, _cell, _riIdx)\
1268 {\
1269    (_riIdx) = (_ueCb)->cellInfo[_ueCb->cellIdToCellIdxMap\
1270                [RG_SCH_CELLINDEX(_cell)]].cqiCb.nRiTrIdx;\
1271 }
1272
1273
1274 /* To Get UE Next Active SR Idx to the table pCqiSrsSrLst */
1275 /* Caller should check the periodic SR is RG_SCH_INVALID_IDX or not */
1276 #define RG_SCH_GET_IDX_SR(_ueCb, _srIdx)\
1277 {\
1278    (_srIdx) = (_ueCb)->srCb..nSrTrIdx;\
1279 }
1280
1281 /* To Get UE Next Active SRS Idx to the table pCqiSrsSrLst */
1282 /* Caller should check the SRS is RG_SCH_INVALID_IDX or not */
1283 #define RG_SCH_GET_IDX_SRS(_ueCb, _ssrIdx)\
1284 {\
1285    (_srsIdx) = (_ueCb)->srsCb..nSrsTrIdx;\
1286 }
1287
1288
1289
1290 /* To Get UE Next Active Periodic CQI Idx to the table pCqiSrsSrLst */
1291 /* Caller should check the periodic CQI is RG_SCH_INVALID_IDX or not */
1292 #define RG_SCH_GET_IDX_PCQI(_ueCb, _cell, _pCqiIdx)\
1293 {\
1294    (_pCqiIdx) = (_ueCb)->cellInfo[_ueCb->cellIdToCellIdxMap\
1295                [RG_SCH_CELLINDEX(_cell)]].cqiCb.nCqiTrIdx;\
1296 }
1297
1298 /**
1299  * @def RG_SCH_PARSE_MULTI_PMI
1300  *
1301  *    This macro is used to parse RAW PMI
1302  *
1303  *
1304  * @param[in] _bitLen       bit length
1305  * @param[in] _totPmiBitLen total PMI bit length
1306  * @param[in] _ueCb         ue control block
1307  * @param[in] _revArray     reverse array
1308  * @param[out] _psMode12    Period mode 12
1309  * @param[out] _sbOffst     subband offset
1310  *
1311  */
1312 #define  RG_SCH_PARSE_MULTI_PMI(_bitLen, _totPmiBitLen, _psMode12,\
1313                                    _acqiCb, _revArray,_sbOffst )\
1314 {\
1315    U8 _loop =0;\
1316    for(_loop =0; _loop<(_totPmiBitLen/_bitLen); _loop++)\
1317    {\
1318        (_psMode12)->subbandArr[_loop].pmi = (U8)rgSCHUtlParse(_revArray,\
1319                _sbOffst,(U8)(_sbOffst+_bitLen), (U8)TFU_MAX_CQI_BYTES);\
1320        _sbOffst+=_bitLen;\
1321        (_psMode12)->subbandArr[_loop].subBand.numRb = (_acqiCb).k;\
1322        (_psMode12)->subbandArr[_loop].subBand.rbStart = \
1323                                    (U8) ((_acqiCb).k * (_loop));\
1324    }\
1325 }
1326
1327 /*  Removed the MACRO RG_SCH_GET_PERIODICITY_TBL
1328  *  The function rgSCHUtlGetPcqiSrsSrRiTbl will do the same task as this
1329  *  MACRO*/
1330
1331 #endif
1332
1333
1334
1335
1336 #ifdef LTEMAC_HDFDD
1337 /* Half Duplex Specific defines */
1338 /* Number of subframes information managed */
1339 #define RG_SCH_HDFDD_NUMSFINFO   20
1340 /* Subframe States */
1341 #define RG_SCH_HDFDD_NOSCHD       0x00
1342 #define RG_SCH_HDFDD_DLDATA       0x01
1343 #define RG_SCH_HDFDD_DLCNTRL      0x02
1344 #define RG_SCH_HDFDD_UL           0x04
1345
1346 #define RG_SCH_HDFDD_INVSFN       (RGSCH_MAX_SFN + 100) /* Add some arbitrary number to make it invalide */
1347
1348 #define RG_SCH_HDFDD_GRDTIM_DUR  1
1349 #define RG_SCH_HDFDD_DELTA   10
1350
1351 /* To get the BCH is present or not at subframe */
1352 #define RG_SCH_BCCH_TRUE_FALSE( _time, _bchTrue)\
1353 {\
1354   _bchTrue = FALSE;\
1355   /* Call the API is provided by SI module */ \
1356 }
1357
1358 /* Mark the subframe */
1359 #define RG_SCH_HDFDD_MARKSTATE(_ueCb, _state, _sfn, _sfi)\
1360 {\
1361    (_ueCb)->hdFddCb->subfrm[(_sfi)].subFrmDir = _state;\
1362    (_ueCb)->hdFddCb->subfrm[(_sfi)].sfn = _sfn;\
1363 }
1364
1365 /* validate the ueCb and mark */
1366 #define RG_SCH_HDFDD_VLDTANDMARK(_ueCb, _state, _sfn, _sfi)\
1367 {\
1368    if( (_ueCb) != NULLP && (_ueCb)->hdFddCb)\
1369    {\
1370       RG_SCH_HDFDD_MARKSTATE(_ueCb, _state, _sfn, _sfi);\
1371    }\
1372 }\
1373
1374 /* Get SFN and SFI from tti numbers */
1375 #define RG_SCH_HDFDD_GETPTI(_time) ((((_time).sfn * RGSCH_NUM_SUB_FRAMES + \
1376                  (_time).subframe) + RG_SCH_HDFDD_DELTA) % RG_SCH_PCQI_SRS_SR_TRINS_SIZE)
1377
1378 /* Get SFI and SFN from given time and subframe offset */
1379 #define RG_SCH_HDFDD_GETSFN(_sfn, _time, _offset)\
1380                      rgSCHHdFddGetSfn(&(_sfn), (_time), (_offset))
1381
1382 /* Get SFI and SFN from given time and subframe offset */
1383 #define RG_SCH_HDFDD_GETSFI(_sfi, _time, _offset)\
1384           (_sfi) = (((_time).sfn * RGSCH_NUM_SUB_FRAMES) + \
1385                   ((_time).subframe + _offset))% RG_SCH_HDFDD_NUMSFINFO
1386
1387 /*If UE is HDFDD enabled */
1388 #define RG_SCH_HDFDD_UE_ENBLD(_ue) ((_ue)->hdFddEnbld)
1389 /*If HDFDD UE is scheduled */
1390 #define RG_SCH_HDFDD_ISCMN_SCHED(_dlSf) ((_dlSf)->bch.tbSize || \
1391                     (_dlSf)->bcch.tbSize || (_dlSf)->pcch.tbSize)
1392
1393 #define RG_SCH_HDFDD_ROLLSFN(_sfCount, _sfn)\
1394 do{\
1395    if (_sfCount < -RGSCH_NUM_SUB_FRAMES) \
1396    {\
1397       _sfn = (_sfn + (_sfCount/RGSCH_NUM_SUB_FRAMES)) & (RGSCH_MAX_SFN - 1);\
1398    } \
1399 }while(0);
1400
1401 #endif /* LTEMAC_HDFDD */
1402
1403 /* ccpu00117452 - MOD - Changed macro name from
1404    RGR_RRM_DLPWR_CNTRL to RGR_CQI_REPT */
1405 #ifdef RGR_CQI_REPT
1406
1407 /* Macro to check if expected CQI report collation has been done */
1408 #define RG_SCH_CQIR_IS_TIMTOSEND_CQIREPT(_ue)\
1409      ((_ue)->schCqiInfo.cqiCount >= \
1410      (_ue)->cqiReptCfgInfo.numColltdCqiRept )
1411
1412 /* Macro to check if PUSH N CQI Reporting is still active */
1413 #define RG_SCH_CQIR_IS_PUSHNCQI_ENBLE(_ue)\
1414    ((_ue)->cqiReptCfgInfo.numColltdCqiRept != 0)
1415 #endif /* ifdef RGR_CQI_REPT */
1416
1417 #ifdef TFU_UPGRADE
1418 /* Macro to check if Pa has valid value */
1419 #define RG_SCH_IS_PAPRSNT(_ue,_cell) (_ue->cellInfo[_ue->cellIdToCellIdxMap\
1420                [RG_SCH_CELLINDEX(_cell)]]->pA.pres == TRUE)
1421 #endif
1422
1423 /* Macro to check if Pa has been configured by RRM */
1424 #define RG_SCH_UE_CFG_ISPAPRSNT(_info) ((_info).pAPrsnt == TRUE)
1425
1426 /* Macro to get absolute difference between two INT */
1427 #define RG_ABSLT_DIFF(x, y) ((x > y)? (x-y):(y-x))
1428
1429 /* MIB transmission Count for DL TB counter */
1430 #ifdef LTE_L2_MEAS
1431 #define RG_SCH_MIB_CNT       4
1432 #endif
1433
1434 #define RG_SCH_PFS_FLW_CTRL_TRIG_TIME 64
1435
1436 /* Interval between Transmission and feedback */
1437 #define RG_SCH_CMN_HARQ_INTERVAL  4
1438 #define RG_SCH_MAX_MPHICH         3
1439 #define RG_SCH_CMN_MAX_CFI        4
1440
1441 #define RGSCH_GET_SPS_SF_CFI(_dlTotalBw, _cfi)\
1442 {\
1443    if(_dlTotalBw <= 10)\
1444    {                              \
1445       _cfi= 2;                    \
1446    }                              \
1447    else                           \
1448    {                              \
1449       _cfi = RGSCH_MIN(2, _cfi);  \
1450    }                              \
1451 }
1452
1453 #ifdef TFU_UPGRADE
1454 #define RG_UPD_ACQI_TRIG_WT(_ue, _cell,_isAck)\
1455 {\
1456    RgSchUeCellInfo *sCellInfo = RG_SCH_CMN_GET_SCELL_INFO(_ue,_cell);\
1457    if(sCellInfo->acqiCb.aCqiCfg.pres)\
1458    {\
1459       rgSCHUtlUpdACqiTrigWt(_ue, sCellInfo, _isAck);\
1460    }\
1461 }
1462 #else
1463 #define RG_UPD_ACQI_TRIG_WT(_ue, _cell, _isAck){}
1464 #endif
1465
1466 #define RG_SCH_MAX_HQP_SHIFT_Q_SZ         128   /*!< Length of the HqP Shift Q sizes maintained to
1467                                                   maintain which HqPs shall be tried on LAA SCELL
1468                                                   and which HqPs shall be move to PCELL */
1469 #define RG_SCH_HQP_TIME_ON_PCELL 32 /*!< Time in milliseconds to be allowed
1470                                       for transmission of TB on PCell*/
1471 /* SR_RACH_STATS */
1472 EXTERN U32 rgNumPrachRecvd;       /* Num of Rach Req received including dedicated preambles */
1473 EXTERN U32 rgNumRarSched;         /* Num of RARs sent */
1474 EXTERN U32 rgNumBI;               /* Num of BackOff Ind sent */
1475 EXTERN U32 rgNumMsg3CrcPassed;    /* Num of CRC success for Msg3 */
1476 EXTERN U32 rgNumMsg3CrcFailed ;    /* Num of CRC fail for Msg 3 */
1477 EXTERN U32 rgNumMsg3FailMaxRetx ;  /* Num of Msg3 fail after Max Retx attempts */
1478 EXTERN U32 rgNumMsg4Ack ;          /* Num of Acks for Msg4 Tx */
1479 EXTERN U32 rgNumMsg4Nack ;
1480        /* Num of Nacks for Msg4 Tx */
1481 EXTERN U32 rgNumMsg4FailMaxRetx ;  /* Num of Msg4 Tx failed after Max Retx attempts */
1482 EXTERN U32 rgNumSrRecvd;          /* Num of Sched Req received */
1483 EXTERN U32 rgNumSrGrant;          /* Num of Sched Req Grants sent */
1484 EXTERN U32 rgNumMsg3CrntiCE;      /* Num of Msg 3 CRNTI CE received */
1485 EXTERN U32 rgNumDedPream ;         /* Num of Dedicated Preambles recvd */
1486 EXTERN U32 rgNumMsg3CCCHSdu;      /* Num of Msg 3 CCCH Sdus recvd */
1487 EXTERN U32 rgNumCCCHSduCrntiNotFound ;  /*UE Ctx not found for CCCH SDU Msg 3 */
1488 EXTERN U32 rgNumCrntiCeCrntiNotFound ;  /*UE Ctx not found for CRNTI CE Msg 3 */
1489 EXTERN U32 rgNumMsg4WithCCCHSdu ;       /* Num of Msg4 with CCCH Sdu */
1490 EXTERN U32 rgNumMsg4WoCCCHSdu ;         /* Num of Msg4 without CCCH Sdu */
1491 EXTERN U32 rgNumMsg4Dtx ;               /* Num of DTX received for Msg 4 */
1492 EXTERN U32 rgNumMsg3AckSent ;           /* Num of PHICH Ack sent for Msg 3 */
1493 EXTERN U32 rgNumMsg3NackSent ;          /* Num of PHICH Nack sent for Msg 3 */
1494 EXTERN U32 rgNumMsg4PdcchWithCrnti ;    /* Num of PDCCH for CRNTI based contention resolution */
1495 EXTERN U32 rgNumRarFailDuetoRntiExhaustion ; /* Num of RACH Failures due to RNTI pool exhaution */
1496 EXTERN U32 rgNumTAModified ;            /* Num of times TA received is different from prev value */
1497 EXTERN U32 rgNumTASent ;               /* Num of TA Command sent */
1498 EXTERN U32 rgNumMsg4ToBeTx ;           /* Num of times MSG4 that should be sent */
1499 EXTERN U32 rgNumMsg4Txed ;             /* Num of MSG4 actually sent *//* ysNumMsg4ToBeTx -ysNumMsg4Txed == Failed MSG4 TX */
1500 EXTERN U32 rgNumMsg3DtxRcvd;         /* CRC Fail with SINR < 0 */
1501
1502 EXTERN U32 rgNumDedPreamUECtxtFound;
1503 #endif /* __RGSCH__ */
1504 \f
1505 /**********************************************************************
1506          End of file
1507 **********************************************************************/